特許

J-GLOBAL ID：200903088190751899

極薄先端を有する新規のトランジスタおよびその製造方法

発明者： チョウ,ロバート・エス ,  チェーン,チャーン-ホン ,  ジャン,シア-ホン ,  ウェルドン,ケヴィン・アール ,  パッカン,ポール・エイ ,  ヨー,レオポルド・ディ
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-520543
公開番号（公開出願番号）：特表平10-511506
出願日： 1995年12月21日
公開日（公表日）： 1998年11月04日
要約：

【要約】低抵抗極薄先端領域(214)を有する新規のトランジスタ(200)およびその製造方法。本発明の新規のトランジスタは、ゲート電極の下に延びる極薄領域(214)および隆起領域(216)を含むソース/ドレイン延長部または先端領域(210)を有する。

請求項（抜粋）：

ゲート誘電体層を半導体基板の第1の表面上に形成するステップと、 ゲート電極を前記ゲート誘電体層上に形成するステップと、 側壁スペーサの第1の対を前記ゲート電極の対向する各側に隣接して形成するステップと、 一対のリセスを前記半導体基板中に前記側壁スペーサの第1の対の外縁に整合して形成するステップと、 第1の半導体材料を前記一対のリセス内に形成するステップとを含むトランジスタを形成する方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 S ,  H01L 29/78 301 P

引用特許：

審査官引用 (4件)

• 特開昭63-013379
  
• 拡散領域形成手段を改良した半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-089574   出願人：ソニー株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平6-049456   出願人：日本電気株式会社
• 特開昭59-082768
  

引用文献：

審査官引用 (1件)

• "Method for Making Devices having Reduced Field Gradients at Junction Edges"