特許
J-GLOBAL ID：200903088287192584

半導体装置の製造方法

発明者：
石松 憲治

石松 憲治 について

, 
香月 謙治

香月 謙治 について


出願人/特許権者：
株式会社三井ハイテック

株式会社三井ハイテック について


公報種別：公開公報
出願番号（国際出願番号）：特願2000-081291
公開番号（公開出願番号）：特開2001-267461
出願日： 2000年03月23日
公開日（公表日）： 2001年09月28日
要約：
【要約】【課題】 配線パターンの一面を封止樹脂の底面に露出した構造の半導体装置の生産性及び信頼性を向上する。【解決手段】 エッチング可能な基材10の表面全面に、基材10とはエッチング液に対する耐蝕性の異なる材質からなる導電材層11を形成する工程と、導電材層11上に、導電材層11とはエッチング液に対する耐蝕性が異なる材質からなる金属層12を形成する工程と、金属層12をエッチングして、複数の半導体装置単位をマトリクス状に配置するように所定の配線パターン13を形成する工程と、配線パターン13の所定の領域に半導体チップ4を搭載し、配線パターン13と電気的に接続する工程と、マトリクス状に形成された複数の半導体装置単位を封止樹脂7により一括して樹脂封止する工程と、基材10をエッチング除去する工程と、切断刃により個々の半導体装置に分離する工程とにより、半導体装置を製造する。
請求項（抜粋）：
エッチング可能な基材の表面全面に、基材とはエッチング液に対する耐蝕性の異なる材質からなる導電材層を形成する工程と、導電材層上に、導電材層とはエッチング液に対する耐蝕性が異なる材質からなる金属層を形成する工程と、金属層をエッチングして、複数の半導体装置単位がマトリクス状に配置されるように所定の配線パターンを形成する工程と、配線パターンの所定の領域に半導体チップを搭載し、配線パターンと電気的に接続する工程と、マトリクス状に形成された複数の半導体装置単位を一括して樹脂封止して樹脂封止ブロック体を形成する工程と、基材をエッチングにより除去する工程と、樹脂封止ブロック体を切断して個々の半導体装置単位に分離する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 23/12 ,  H01L 21/56 ,  H01L 23/28 ,  H01L 23/50
FI (4件)：
H01L 21/56 R ,  H01L 23/28 A ,  H01L 23/50 J ,  H01L 23/12 L
Fターム (21件)：
4M109AA01 ,  4M109BA01 ,  4M109CA21 ,  4M109DA10 ,  4M109DB06 ,  4M109FA01 ,  5F061AA01 ,  5F061BA01 ,  5F061CA21 ,  5F061DD13 ,  5F067AA09 ,  5F067AB04 ,  5F067BB08 ,  5F067CC03 ,  5F067CC05 ,  5F067CC07 ,  5F067DA07 ,  5F067DE14 ,  5F067EA02 ,  5F067EA04 ,  5F067EA06
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM