特許
J-GLOBAL ID:200903088382070976

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 高月 亨
公報種別:公開公報
出願番号(国際出願番号):特願平6-287754
公開番号(公開出願番号):特開平8-148564
出願日: 1994年11月22日
公開日(公表日): 1996年06月07日
要約:
【要約】【目的】 層間膜に接続孔を形成する場合に、接続孔の開口時に半導体基板に加わるダメージを低減でき、かつ、LOCOSのバーズビークの保護も可能であって、信頼性の高い半導体装置を得ることができる半導体装置の製造方法を提供する。【構成】 半導体基板10上に層間膜3を形成し、エッチングにより該層間膜に上層配線層とのコンタクトをとる接続孔2を形成する工程を備える半導体装置の製造方法において、?@半導体基板上にエッチングストッパ層4を形成し、その上に層間膜を形成する。?A半導体基板上に窒化シリコン層4を形成し、その上に酸化シリコンにより層間膜を形成する。
請求項(抜粋):
半導体基板上に層間膜を形成し、エッチングにより該層間膜に上層配線層とのコンタクトをとる接続孔を形成する工程を備える半導体装置の製造方法において、半導体基板上にエッチングストッパ層を形成し、その上に層間膜を形成することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/768 ,  H01L 21/318 ,  H01L 21/3213
FI (3件):
H01L 21/90 C ,  H01L 21/88 D ,  H01L 21/90 M
引用特許:
審査官引用 (9件)
  • 特開平2-278725
  • 特開平4-340723
  • 特開平4-174518
全件表示

前のページに戻る