特許

J-GLOBAL ID：200903088468277085

多層電子部品搭載用基板の製造方法

発明者： 加藤 泰隆 ,  林 照雄
出願人/特許権者： イビデン株式会社
代理人 (1件)： 高橋 祥泰
公報種別：公開公報
出願番号（国際出願番号）：特願平6-079405
公開番号（公開出願番号）：特開平7-263866
出願日： 1994年03月25日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】 工程数が少なく,絶縁基材間の接着性が良く,かつ全体厚みの小さい多層電子部品搭載用基板の製造方法を提供すること。【構成】 内層回路51のパッド部511及び電子部品搭載部20が形成される搭載部形成部を除いて,内層基板22の表面にソルダーレジスト7を塗布する。次いで,パッド部511及び搭載部形成部にマスク材1を塗布する。次に,内層基板22の上部及び下部に,それぞれプリプレグ接着剤6を介在させて最上層基板23及び最下層基板21をそれぞれ積層する。次に,これらを加熱圧着して圧着体29を作製する。次に,圧着体29に表面回路52を形成し,凹状の電子部品搭載部20を形成する。次いで,パッド部511の表面に残った上記マスク材1を除去して,パッド部511を露出させる。

請求項（抜粋）：

絶縁基材の表面に,パッド部を有する内層回路を形成して内層基板を作製する内層基板作製工程と,上記内層基板の表面に,上記内層回路のパッド部及び電子部品搭載部が形成される搭載部形成部を除いて,ソルダーレジストを塗布するレジスト塗布工程と,上記パッド部及び上記搭載部形成部にマスク材を塗布するマスク工程と,上記内層基板の少なくとも上部又は下部に,それぞれプリプレグ接着剤を介在させて,最上層基板及び最下層基板をそれぞれ積層して,積層体を形成する積層工程と,上記積層体を加熱圧着して圧着体を作製する圧着工程と,上記圧着体に表面回路を形成する表面回路形成工程と,該圧着体に凹状の電子部品搭載部を形成する加工工程と,上記パッド部の表面に残った上記マスク材を除去して,上記パッド部を露出させるマスク除去工程とよりなることを特徴とする多層電子部品搭載用基板の製造方法。

IPC (2件)：

H05K 3/46 ,  H05K 3/22

引用特許：

審査官引用 (3件)

• 特開平1-282892
  
• 半導体素子搭載用装置の製造法
  公報種別：公開公報   出願番号：特願平4-130713   出願人：日立化成セラミックス株式会社, 日立化成工業株式会社
• 特開平1-282892