特許

J-GLOBAL ID：200903088497682800

半導体メモリ装置のサブワードラインデコーダ及びその半導体メモリ装置

発明者： 李圭燦
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-221239
公開番号（公開出願番号）：特開平9-134592
出願日： 1996年08月22日
公開日（公表日）： 1997年05月20日
要約：

【要約】【課題】 マイクロブリッジの発生を抑え、マイクロブリッジ時の待機電流による不良発生を防止して、収率を向上させた半導体メモリ装置のサブワードラインデコーダ及びその半導体メモリ装置を提供する。【解決手段】本半導体メモリ装置のサブワードラインデコーダでは、サブワードラインドライバ150が、所定の第1電圧に応答してメインワードラインデコーダ60の出力を伝えるプリチャージトランジスタQ11と、前記プリチャージトランジスタを通して伝えられた前記メインワードラインデコーダの出力に応答して、ワードドライバプリデコーダ80の出力信号をソース端子に伝えるプルアップトランジスタQ13と、前記プルアップトランジスタのソースに連結されたドレイン、接地電圧端子に連結されたソース及び前記ワードドライバプリデコーダの反転された出力信号に接続されるゲートを有するプルダウントランジスタQ14と、前記ワードドライバプリデコーダの出力信号に応答して前記メインワードラインデコーダの出力信号を前記プルアップトランジスタのソースに提供する駆動トランジスタQ12とを含む。

請求項（抜粋）：

ローアドレスの一部を入力として所定のメインワードラインを選択するためのメインワードラインデコーダと、ローアドレスの他の一部を入力として所定の出力動作を行うワードドライバプリデコーダと、サブワードラインを駆動するために少なくとも1つのサブワードラインドライバとを備える半導体メモリ装置のサブワードラインデコーダにおいて、前記サブワードラインドライバが、所定の第1電圧に応答して前記メインワードラインデコーダの出力を伝えるプリチャージトランジスタと、前記プリチャージトランジスタを通して伝えられた前記メインワードラインデコーダの出力に応答して、前記ワードドライバプリデコーダの出力信号をソース端子に伝えるプルアップトランジスタと、前記プルアップトランジスタのソースに連結されたドレイン、接地電圧端子に連結されたソース、及び前記ワードドライバプリデコーダの反転された出力信号に接続されるゲートを有するプルダウントランジスタと、前記ワードドライバプリデコーダの出力信号に応答して、前記メインワードラインデコーダの出力信号を前記プルアップトランジスタのソースに提供する駆動トランジスタとを含むことを特徴とする半導体メモリ装置のサブワードラインデコーダ。

IPC (2件)：

G11C 11/408 ,  G11C 11/407

FI (2件)：

G11C 11/34 354 B ,  G11C 11/34 354 D

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-208947   出願人：日本電気株式会社