特許

J-GLOBAL ID：200903088556682836

ネットワーク用チップのインタフェース回路及びアクセスタイミング調整方法

発明者： 伊藤 史朗 ,  保木本 英貴 ,  田中 浩幸
出願人/特許権者： 株式会社デンソー ,  デンソーエレックス株式会社
代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願2000-398645
公開番号（公開出願番号）：特開2002-197056
出願日： 2000年12月27日
公開日（公表日）： 2002年07月12日
要約：

【要約】【課題】 外部プロセッサがネットワーク用チップに確実にアクセスすることができるようにするネットワーク用チップのインタフェース回路及びアクセスタイミング調整方法を提供する。【解決手段】 LonWorksコントローラ5は、ネットワーク1を通じた通信を管理するチップである。汎用CPU6は、LonWorksコントローラ5とデータ通信を行うことにより電子機器4からのデータを処理したり、サーバ機器からのデータに応じて電子機器4を制御する。ここで、汎用CPU6は制御信号の有効タイミングの違いによりLonWorksコントローラ5に直接的にアクセスすることができないので、パラレルインタフェース回路7により制御信号の有効タイミングを調整するようにした。これにより、汎用CPU6はLonWorksコントローラ5にアクセスできるようになった。

請求項（抜粋）：

ネットワークに接続され、チップセレクト信号を基準にアドレス信号を含む制御信号の有効タイミングが規定されたネットワーク用チップと、このネットワーク用チップに接続され、当該ネットワーク用チップにアクセスすることによりサーバ機器によるクライアント機器に対する制御を実行する外部プロセッサとを備え、前記外部プロセッサから出力されて前記ネットワーク用チップに与えられる制御信号の有効タイミングをチップセレクト信号が基準となるように調整するタイミング調整手段を備えたことを特徴とするネットワーク用チップのインタフェース回路。

Fターム (5件)：

5B077GG02 ,  5B077GG15 ,  5B077GG16 ,  5B077MM01 ,  5B077MM02

引用特許：

審査官引用 (4件)

• メモリアクセス方式
  公報種別：公開公報   出願番号：特願平10-058133   出願人：三洋電機株式会社
• 特開平2-171812
  
• マイクロプロセッサ
  公報種別：公開公報   出願番号：特願平6-251394   出願人：株式会社日立製作所
• 特開平2-171812