半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-209964
公開番号（公開出願番号）：特開平7-226409
出願日： 1994年09月02日
公開日（公表日）： 1995年08月22日
要約：

【要約】【目的】加工性に優れ,電気特性がのばらつきが少なく,さらに電気特性の劣化が少ないT字型のゲート電極を有するMESFETの製造方法を提供する。【構成】動作層102表面に形成した酸化シリコン膜111aに開口部121aを形成し、全面に窒化シリコン膜131を形成する。異方性エッチングによるエッチバックにより窒化シリコン膜からなるサイドウォール・スペーサ131aを形成し、ゲート電極151aを形成した後、ウェットエッチングにより酸化シリコン膜111aを選択的に除去する。

請求項（抜粋）：

所定の領域に動作層が設けられた化合物半導体基板の表面に、絶縁膜を形成する工程と、所定の幅を有して,前記化合物半導体基板の表面における少なくともゲート電極形成予定領域を含む領域に達する開口部を、前記絶縁膜に形成する工程と、前記絶縁膜を含めた前記化合物半導体基板の表面上に薄膜を堆積する工程と、異方性エッチングによるエッチバック法により、前記開口部の側壁に前記薄膜からなるサイドウォール・スペーサを形成する工程と、前記絶縁膜を含めた前記化合物半導体基板の表面上に、少なくとも最下層が高融点金属シリサイド膜からなる金属膜を形成する工程と、前記金属膜のパターニングを行ない、前記所定の幅より広い幅を有して,前記開口部を覆うゲート電極を形成する工程と、等方性エッチングにより、前記絶縁膜を選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/338 , H01L 29/812 , H01L 29/43

FI (2件)：

H01L 29/80 F , H01L 29/62 G

引用特許：

審査官引用 (8件)

特開昭62-243371
特開昭61-073377
特開昭61-006870

全件表示

前のページに戻る