特許
J-GLOBAL ID：200903088647137954

半導体記憶装置および半導体記憶装置用のスタートアップ信号の生成回路

発明者：
石塚 良行

石塚 良行 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 恩田 博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-049339
公開番号（公開出願番号）：特開平6-267268
出願日： 1993年03月10日
公開日（公表日）： 1994年09月22日
要約：
【要約】【目的】DRAMを構成するMOSトランジスタの信頼性を確保した上で電流駆動能力を十分に引き出し、且つ、読み出しマージンを十分にとることを目的とする。【構成】読み出し動作において、ビット線BL,バーBL対の電位差をセンスアンプ16で増幅するときには、ワード線WLとの電位差が大きい方のビット線BL,バーBLの電位を増幅しない。そして、リストア時には、まず、ワード線WLとの電位差が大きい方のビット線BL,バーBLの電位を増幅せず、次に、ワード線WLの電位を当該ビット線BL,バーBLの電位に近づけてから、当該ビット線BL,バーBLの電位がメモリセル16のキャパシタCmに蓄積されていた元のデータに対応する電位になるようにセンスアンプ16で増幅する。これにより、メモリセル11のMOSトランジスタN12のゲート酸化膜にかかる電圧を低くすることができる。
請求項（抜粋）：
ワード線およびビット線に接続されている1つのMOSトランジスタと、そのMOSトランジスタに接続されている1つのキャパシタとで各メモリセルが構成され、各メモリセルからのデータの読み出し時には、まず最初に、ワード線を活性化してメモリセルのキャパシタに蓄積されているデータをビット線対に転送してビット線対に電位差を生じさせ、次に、そのビット線対の電位差をセンスアンプで増幅して外部に出力させ、続いて、メモリセルのキャパシタに蓄積されていた元のデータを同じメモリセルのキャパシタに再度書き込んでリストアさせるようにした半導体記憶装置において、前記ビット線対の電位差をセンスアンプで増幅するときには、ビット線対の2つのビット線のうち、ワード線との電位差が大きい方のビット線の電位を増幅しないか、又は増幅した後の当該ビット線の電位とワード線の電位との電位差が設定値になるように増幅度を制限しながら増幅し、前記メモリセルのキャパシタに蓄積されていた元のデータを同じメモリセルのキャパシタに再度書き込んでリストアさせるときには、まず最初に、ビット線対の2つのビット線のうち、ワード線との電位差が大きい方のビット線の電位を増幅しないか、又は増幅した後の当該ビット線の電位とワード線の電位との電位差が設定値になるように増幅度を制限しながらセンスアンプで増幅し、次に、ワード線の電位を当該ビット線の電位に近づけてから、当該ビット線の電位がメモリセルのキャパシタに蓄積されていた元のデータに対応する電位になるようにセンスアンプで増幅することを特徴とする半導体記憶装置。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM