特許

J-GLOBAL ID：200903088662395340

ナノ構造単層を形成するための方法及びデバイス並びに前記単層を含むデバイス

発明者： マドゥーリ・エル.・ナラボル ,  チャオ・リュー ,  シャンフェン・ドュアン ,  チャン・チェン ,  ジェイ.・ウォレス・パース ,  カレン・チュー・クルーデン ,  スリカンズ・ランガナザン
出願人/特許権者： ナノシス・インク.
代理人 (2件)： 小川 孝文 ,  川原田 一穂
公報種別：公表公報
出願番号（国際出願番号）：特願2009-522811
公開番号（公開出願番号）：特表2009-545883
出願日： 2007年07月27日
公開日（公表日）： 2009年12月24日
要約：

ナノ構造アレイを形成又はパターニングするための方法を提供する。前記方法はナノ構造会合基を含むコーティング上にアレイを形成する段階、スピンオン誘電体にアレイを形成する段階、ナノ構造堆積後に溶媒アニールを行う段階、レジストを使用してパターニングする段階、及び/又はアレイ形成を容易にするデバイスを使用する段階を含む。ナノ構造アレイを形成するための関連デバイスと、ナノ構造アレイを含むデバイス(例えばメモリデバイス)も提供する。高温処理中にナノ構造を融着から保護するための方法も提供する。

請求項（抜粋）：

a)ナノ構造をレジストに埋め込むようにレジストとナノ構造単層を第1層上に配置し、レジスト層を提供する段階と; b)レジスト層上の規定パターンを露光し、レジスト層の少なくとも第1領域に露光レジストを提供し、レジスト層の少なくとも第2領域に未露光レジストを提供する段階と; c)第1領域により規定される少なくとも1個のナノ構造単層アレイが第1層上に残存するように、露光レジストとそこに埋め込まれたナノ構造を除去せずに未露光レジストとそこに埋め込まれたナノ構造を第1層から除去する段階と; d)段階c)後に、第1層と露光レジストとそこに埋め込まれたナノ構造を少なくとも約300°Cの温度に暴露する段階を含むナノ構造単層のパターニング方法。

IPC (8件)：

H01L 29/06 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/28 ,  H01L 51/05 ,  H01L 21/312

FI (6件)：

H01L29/06 601N ,  H01L29/06 601D ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 449 ,  H01L21/312 D

Fターム (24件)：

5F058AA10 ,  5F058AD02 ,  5F058AD05 ,  5F058AD08 ,  5F058AD09 ,  5F058AD10 ,  5F058AD11 ,  5F058AF04 ,  5F058AG01 ,  5F058AG09 ,  5F058AH04 ,  5F083EP17 ,  5F083EP49 ,  5F083ER22 ,  5F083GA27 ,  5F083JA01 ,  5F083JA02 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083PR23 ,  5F101BA54 ,  5F101BD02 ,  5F101BE07

引用特許：

審査官引用 (1件)

• ナノ構造単層の形成方法および形成デバイスならびにかかる単層を含むデバイス
  公報種別：公表公報   出願番号：特願2007-527682   出願人：ナノシス・インク.