半導体メモリおよびその製造方法、電圧レギュレータ回路および電圧レギュレータ、電圧調整方法ならびに出力電圧および出力電流生成方法ならびに出力電圧調整方法および半導体記憶装置

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-345291
公開番号（公開出願番号）：特開平9-270191
出願日： 1996年12月25日
公開日（公表日）： 1997年10月14日
要約：

【要約】【課題】異なる外部電圧の範囲に対して出力が一定の電圧レギュレータを複数設けるための回路および方法を提供する。【解決手段】電圧レギュレータは、マスタスライス技術を用いることにより外部電圧の2つの異なる範囲に適応したものとされている。また、第1の電圧レギュレータにおいては、低い外部電圧の状態でもレギュレータの電流供給能力はかなり増大されている。第2の電圧レギュレータでは、レギュレータの任意のノードの電圧レベルがある高すぎる電圧レベルを超えないようにすると共に、外部電源からの電流を主に消費するようにしている。第3の電圧レギュレータはその出力電圧を充放電することができ、そのため、その出力電圧を一定レベルに維持することができる。最後に、第4の電圧レギュレータは誘電漏れに対して最適化されている。

請求項（抜粋）：

複数のマスク層を用いて製造される半導体メモリであって、複数のメモリセルと、複数の出力回路と、複数の周辺回路と、外部プラス電源電圧を受け取るための第1の外部パッドであり、該外部プラス電源電圧のレベルが第1の動作電圧範囲と第2の動作電圧範囲のうちのいずれか1つにあり、該第2の動作電圧範囲が該第1の動作電圧範囲より高いものと、外部接地電源電圧を受け取るための第2の外部パッドと、前記メモリセルのための第1の出力電圧を生成するための第1の電圧レギュレータと、前記周辺回路のための第2の出力電圧を生成するための第2の電圧レギュレータとを有し、第2の出力電圧は第1の出力電圧より高く、前記外部プラス電源電圧のレベルが前記第1の動作電圧範囲にある場合、第1のマスク層が用いられ、前記外部プラス電源電圧のレベルが前記第2の動作電圧範囲にある場合、第2のマスク層が用いられ、前記外部プラス電源電圧のレベルが前記第2の動作電圧範囲にある場合、前記第1および第2の出力電圧のレベルが一定であり、前記外部プラス電源電圧のレベルが前記第1の動作電圧範囲にある場合、前記第1の出力電圧のレベルが一定で、前記第2の出力電圧のレベルが該外部プラス電源電圧のレベルに等しいことを特徴とする半導体メモリ。

IPC (6件)：

G11C 11/407 , G05F 3/24 , G11C 5/14 , G11C 11/413 , H01L 27/108 , H01L 21/8242

FI (5件)：

G11C 11/34 354 F , G05F 3/24 Z , G11C 5/14 , G11C 11/34 335 A , H01L 27/10 681 C

引用特許：

審査官引用 (2件)

特開平3-209695
半導体記憶装置
公報種別：公開公報出願番号：特願平4-175245 出願人：三菱電機株式会社

前のページに戻る