特許
J-GLOBAL ID：200903088907744736

アナログ/ディジタル混載型半導体集積回路、およびアナログ/ディジタル混載型半導体集積回路におけるクロックの位相調整方法

発明者：
筆宝 幹夫

筆宝 幹夫 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 小森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-367706
公開番号（公開出願番号）：特開2002-169623
出願日： 2000年12月01日
公開日（公表日）： 2002年06月14日
要約：
【要約】 (修正有)【課題】ディジタル回路とともに同一の半導体基板上に形成されたアナログ回路へのディジタルノイズの悪影響を十分に回避することができるアナログ/ディジタル混載型半導体集積回路を提供する。【解決手段】分周器4が外部から入力された高速クロック信号を分周したアナログ回路用クロック信号およびディジタル回路用クロック信号を出力する。半導体基板上に形成されているディジタル回路3A、3Bには、分周器4から出力されたディジタル回路用クロック信号が直接入力される。一方、アナログ回路2には上記分周器4から出力されたアナログ回路用クロック信号が直接入力されるのではなく、タイミングシフト回路5で周期を変えずに位相を調整した位相調整後アナログ回路用クロック信号が入力される。
請求項（抜粋）：
アナログ回路およびディジタル回路を同一の半導体基板上に形成したアナログ/ディジタル混載型半導体集積回路において、外部から入力された高速クロック信号を分周し、上記アナログ回路用クロック信号および上記ディジタル回路用クロック信号を出力するクロック信号出力部と、上記クロック信号出力部から出力された上記アナログ回路用クロック信号について、周期を変えずに位相を調整した位相調整後アナログ回路用クロック信号を上記アナログ回路に入力する位相調整部と、を備え、上記位相調整部は、上記高速クロック信号に基づいて上記アナログ回路用クロック信号の周期を変えずに位相を異ならせた複数のクロック信号を生成する機能、および前記複数のクロック信号の中で指定されたクロック信号を上記位相調整後アナログ回路用クロック信号として上記アナログ回路に入力する機能を有するアナログ/ディジタル混載型半導体集積回路。
IPC (2件)：
G06F 1/10 ,  G06F 3/05
FI (2件)：
G06F 3/05 K ,  G06F 1/04 330 Z
Fターム (5件)：
5B079BA20 ,  5B079BB04 ,  5B079BC03 ,  5B079DD03 ,  5B079DD20
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM