特許
J-GLOBAL ID：200903088971973900

半導体基板の製造方法、電気光学装置の製造方法

発明者：
赤川 卓

赤川 卓 について

, 
依田 剛

依田 剛 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2004-126965
公開番号（公開出願番号）：特開2005-311122
出願日： 2004年04月22日
公開日（公表日）： 2005年11月04日
要約：
【課題】 素子を破損、損傷させることなく、素子と配線基板との導通を確実に得ることができる半導体基板の製造方法を提供する。【解決手段】 配線基板10と素子基板20を貼り合わせた後、素子基板20の第2基板20aを半導体素子13から剥離し、該剥離により剥き出しになった素子側端子61と、半導体素子13の外側に位置する配線側端子14とを無電解めっきにより電気的に接続する工程を含むことを特徴とする。【選択図】 図4
請求項（抜粋）：
配線基板上に半導体素子が実装されてなる半導体基板の製造方法であって、 第1基板の表面に配線側端子を有する配線基板を製造する工程と、 素子側端子を有する半導体素子を、第2基板に対し、前記素子側端子が該第2基板の表面に面するように形成して素子基板を製造する工程と、 前記第1基板のうち前記配線側端子が形成された面と、前記第2基板のうち前記半導体素子が形成された面とをそれぞれ対向させつつ、前記配線側端子が基板面内において前記半導体素子の外側に位置するように、前記配線基板と前記素子基板とを貼り合わせる工程と、 前記貼り合わせの後に、前記第2基板を前記半導体素子から剥離する工程と、 前記第2基板の剥離により剥き出しになった素子側端子と、前記半導体素子の外側に位置する配線側端子とを無電解めっきにより電気的に接続する工程とを含むことを特徴とする半導体基板の製造方法。
IPC (8件)：
H01L21/52 ,  G09F9/00 ,  G09F9/30 ,  H01L21/336 ,  H01L21/60 ,  H01L27/12 ,  H01L29/786 ,  H05B33/14
FI (8件)：
H01L21/52 C ,  G09F9/00 338 ,  G09F9/30 338 ,  H01L21/60 321E ,  H01L27/12 B ,  H05B33/14 A ,  H01L29/78 627D ,  H01L29/78 612C
Fターム (40件)：
2H092GA32 ,  2H092GA40 ,  2H092GA60 ,  2H092JA24 ,  2H092MA03 ,  2H092MA05 ,  2H092MA08 ,  2H092MA11 ,  2H092MA13 ,  2H092MA17 ,  2H092MA27 ,  2H092NA27 ,  2H092NA29 ,  3K007AB18 ,  3K007BA06 ,  3K007DB03 ,  3K007FA00 ,  3K007GA00 ,  5C094AA42 ,  5C094BA03 ,  5C094BA27 ,  5C094DA09 ,  5C094DB01 ,  5C094FB14 ,  5C094GB10 ,  5F047AA17 ,  5F047BB05 ,  5F047BB18 ,  5F110AA26 ,  5F110BB01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110GG22 ,  5F110GG23 ,  5F110QQ16 ,  5G435AA17 ,  5G435BB05 ,  5G435HH13 ,  5G435KK05
引用特許：
出願人引用 (1件)
  • 薄膜装置の製造方法
    公報種別：公開公報   出願番号：特願2001-213332   出願人：セイコーエプソン株式会社
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM