半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：宮越典明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-012119
公開番号（公開出願番号）：特開2000-216242
出願日： 1999年01月20日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】ゲート電極と上層配線との間の短絡発生を確実に防止する。【解決手段】コンタクトホールの形成に際して、シリコン酸化膜4,5,6に対してエッチング選択比の確保が可能な犠牲膜すなわちシリコン窒化膜7を試料上面に配してから層間絶縁膜となるBPSG膜を形成し、その後、該BPSG膜は、平坦化により除去することにより、ゲート電極と上層配線との間の短絡発生を確実に防止することを可能にしている。従来は、BPSG膜の上記シリコン酸化膜に対するエッチング選択比の確保が困難であることから、BPSG膜のエッチングの際にゲート電極を保護する上記シリコン酸化膜まで上記エッチングにより除去されてしまう事態が生じ、その結果、ゲート電極と上層配線との短絡の可能性を生じていたが、BPSG膜とシリコン酸化膜との間に上記犠牲膜を介在させることにより、このような過剰なエッチングの発生を防止する。

請求項（抜粋）：

シリコン基板上に、全面及び側面に酸化膜スペーサを配したゲート電極を形成するゲート電極形成工程と、前記ゲート電極形成後の試料のコンタクトホールとなる部分を含む所定の領域上に犠牲膜を形成する犠牲膜形成工程と、前記犠牲膜形成後の試料の上部全体に層間絶縁膜を充填する層間絶縁膜充填工程と、前記形成された層間絶縁膜を前記犠牲膜が露出する高さまで平坦化する層間絶縁膜平坦化工程と、前記層間絶縁膜平坦化工程の実施後に前記形成された犠牲膜を選択的エッチングにより除去してコンタクトホールを形成するコンタクトホール形成工程と、前記形成されたコンタクトホールを含む試料の上面に上層配線を形成する上層配線形成工程とを有すること、を特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/768 , H01L 21/3065 , H01L 21/3205

FI (3件)：

H01L 21/90 A , H01L 21/302 F , H01L 21/88 K

Fターム (38件)：

5F004AA02 , 5F004BA20 , 5F004DA00 , 5F004DA01 , 5F004DA02 , 5F004DA03 , 5F004DA04 , 5F004DA16 , 5F004DA17 , 5F004DA26 , 5F004DB03 , 5F004DB06 , 5F004DB07 , 5F004EB01 , 5F033HH04 , 5F033HH27 , 5F033HH28 , 5F033MM07 , 5F033QQ09 , 5F033QQ11 , 5F033QQ13 , 5F033QQ16 , 5F033QQ19 , 5F033QQ27 , 5F033QQ31 , 5F033QQ35 , 5F033QQ48 , 5F033RR04 , 5F033RR06 , 5F033RR15 , 5F033RR22 , 5F033RR25 , 5F033RR27 , 5F033SS07 , 5F033SS13 , 5F033SS15 , 5F033VV07 , 5F033XX31

引用特許：

審査官引用 (7件)

特開平4-261048
半導体装置の製造方法
公報種別：公開公報出願番号：特願平6-066569 出願人：ソニー株式会社
特開平2-262334

全件表示

前のページに戻る