特許
J-GLOBAL ID：200903089100149598
電気的書き換えが可能なメモリ素子及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-325431
公開番号（公開出願番号）：特開平11-317464
出願日： 1998年11月16日
公開日（公表日）： 1999年11月16日
要約：
【要約】【課題】コントロールゲートとフローティングゲートの容量結合比を大きくとることが可能な半導体不揮発性記憶装置の製造方法を提供する。【解決手段】チャネル形成領域を有する半導体基板10と、チャネル形成領域を素子分離するように半導体基板10に形成された溝に埋め込まれた素子分離絶縁膜21aと、少なくともチャネル形成領域の上層に形成された電荷蓄積層30bと、電荷蓄積層30bの上層に形成された第1コントロールゲート31aと、少なくとも第1コントロールゲート31aの配線方向と直交する方向の電荷蓄積層30bの側壁面と対向するように形成され、第1コントロールゲート31aと同電位に保持された第2コントロールゲート32aと、チャネル形成領域に接続して形成されたソース・ドレイン領域11とを有するメモリトランジスタを有する構成とする。
請求項（抜粋）：
(イ)半導体基板に形成された、チャネル形成領域及びソース/ドレイン領域と、(ロ)半導体基板に形成され、チャネル形成領域及びソース/ドレイン領域に沿って設けられた素子分離領域と、(ハ)チャネル形成領域の上方に、第1の絶縁膜を介して形成された電荷蓄積部と、(ニ)電荷蓄積部の上方に、第2の絶縁膜を介して形成された制御電極と、(ホ)制御電極から延在し、素子分離領域上に位置するワード線と、(ヘ)制御電極及びワード線の延びる方向と平行な電荷蓄積部の側壁面上に第3の絶縁膜を介して形成され、制御電極と同電位に保持されたシールド用導電層、から成ることを特徴とする電気的書き換えが可能なメモリ素子。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
