半導体装置の製造方法、半導体装置、電気光学装置および電子機器

発明者：
出願人/特許権者：
代理人 (3件)：上柳雅誉 , 藤綱英吉 , 須澤修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-302952
公開番号（公開出願番号）：特開2005-072461
出願日： 2003年08月27日
公開日（公表日）： 2005年03月17日
要約：

【課題】駆動電圧などに対応させて電界効果型トランジスタのしきい値電圧を最適化することが可能な半導体装置の製造方法、半導体装置、それを用いた電気光学装置、および電子機器を提供すること。【解決手段】電気光学装置のTFTアレイ基板の製造工程において、ゲート絶縁膜2を形成した後、フォトリソグラフィ技術により、エッチングマスクを形成し、エッチングマスクの開口からゲート絶縁膜2の所定領域を選択的にエッチングして、ゲート絶縁膜2の所定領域を薄くする。従って、異なる駆動電圧のCMOS回路の間において、Nチャネル型TFT同士、Pチャネル型TFT同士のしきい値電圧を相違させることができる。【選択図】図13

請求項（抜粋）：

チャネル領域を構成する半導体層、ゲート絶縁膜、およびゲート電極を有する電界効果型トランジスタが複数、形成された半導体装置の製造方法において、少なくとも、前記ゲート絶縁膜を構成するための絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜の所定領域を選択的にエッチングする絶縁膜エッチング工程とを行い、導電型が同一で、前記ゲート絶縁膜の厚さが異なる第1の電界効果型トランジスタと第2の電界効果型トランジスタを同一基板上に形成することを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L21/336 , H01L21/20 , H01L21/8234 , H01L27/08 , H01L27/088 , H01L29/786 , H05B33/14

FI (13件)：

H01L29/78 617S , H01L21/20 , H01L27/08 331E , H05B33/14 A , H01L29/78 617U , H01L29/78 618D , H01L29/78 627G , H01L29/78 626C , H01L29/78 618G , H01L29/78 618F , H01L29/78 613A , H01L29/78 612B , H01L27/08 102C

Fターム (71件)：

3K007AB06 , 3K007BA06 , 3K007DB03 , 3K007GA00 , 5F048AC04 , 5F048BA16 , 5F048BB03 , 5F048BB09 , 5F048BB15 , 5F048BB16 , 5F048BB18 , 5F048BC06 , 5F048BC16 , 5F048BD04 , 5F048BE08 , 5F048BF11 , 5F048BF16 , 5F048BG07 , 5F052AA02 , 5F052BB07 , 5F052DA02 , 5F052DB03 , 5F052EA11 , 5F052EA13 , 5F052JA01 , 5F110AA08 , 5F110BB02 , 5F110BB04 , 5F110CC02 , 5F110CC07 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110DD13 , 5F110DD15 , 5F110DD17 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE28 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110FF09 , 5F110GG02 , 5F110GG13 , 5F110GG15 , 5F110GG16 , 5F110GG22 , 5F110GG28 , 5F110GG32 , 5F110GG33 , 5F110GG45 , 5F110GG52 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HJ23 , 5F110HL03 , 5F110HL04 , 5F110HL23 , 5F110HM14 , 5F110HM15 , 5F110NN02 , 5F110NN23 , 5F110NN73 , 5F110NN78 , 5F110PP03 , 5F110PP05 , 5F110QQ11 , 5F110QQ26

引用特許：

出願人引用 (2件)

半導体集積回路
公報種別：公開公報出願番号：特願平7-043407 出願人：株式会社半導体エネルギー研究所
半導体素子
公報種別：公開公報出願番号：特願平8-075622 出願人：株式会社東芝

前のページに戻る