特許

J-GLOBAL ID：200903089289137722

差動増幅回路

発明者： 木村 克治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 八幡 義博
公報種別：公開公報
出願番号（国際出願番号）：特願平4-120025
公開番号（公開出願番号）：特開平5-291850
出願日： 1992年04月14日
公開日（公表日）： 1993年11月05日
要約：

【要約】【目的】 小さい回路規模でトランスコンダクタンスの直線性を改善できる差動増幅回路を提供する。【構成】 3つの差動対のトランジスタ対相互間でのβの比は、(M1、M2):(M3、M4):(M5、M6)=1:b:b′となっている。入力電圧Vinが印加される差動入力対は、M1とM3とM5のゲート同士及びM2とM4とM6のゲート同士をそれぞれ共通接続して構成される。また、差動出力対は、M1とM4とM6とのドレイン同士及びM2とM3とM5とのドレイン同士をそれぞれ共通接続して構成される。パラメータaとbとb′を適宜設定することでトランスコンダクタンスの直線性を改善できる。

請求項（抜粋）：

2組の差動対で構成され; 差動入力対が、一方の差動対におけるFET(MOSトランジスタ)対の一方のFETと他方の差動対におけるFET対の他方のFETとのゲート同士及び一方の差動対におけるFET対の他方のFETと他方の差動対におけるFET対の一方のFETとのゲート同士をそれぞれ共通接続して構成され; 差動出力対が、各差動対におけるFET対の一方のFETのドレイン同士及び他方のFETのドレイン同士をそれぞれ共通接続して構成される; ことを特徴とする差動増幅回路。

IPC (2件)：

H03F 3/45 ,  H03F 1/32

引用特許：

審査官引用 (3件)

• 特開昭63-033912
  
• 特開昭62-289770
  
• 差動増幅回路
  公報種別：公開公報   出願番号：特願平4-087704   出願人：日本電気株式会社