半導体集積回路におけるタイミング調整方法及び半導体集積回路におけるタイミング調整プログラム

発明者： ,
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-275120
公開番号（公開出願番号）：特開2003-085228
出願日： 2001年09月11日
公開日（公表日）： 2003年03月20日
要約：

【要約】【課題】本発明はクロックパスやセットアップエラーへ影響を与えることなく、短時間でホールドエラーの対策ができる半導体集積回路におけるタイミング調整方法を提供する。【解決手段】半導体集積回路におけるタイミング調整方法であって、フリップフロップ間に発生しているホールドエラー対策が適用可能な箇所を検索する工程と、最適なホールドエラー対策箇所に対してホールドエラー値分のディレイ値を与えて、フリップフロップ間に発生しているホールドエラーを解消するホールドエラー対策箇所検索工程とを含む。また、半導体集積回路内のクロックパスを識別する。また、ホールドエラー対策工程では、ホールドエラー値が最も大きいフリップフロップ間の第2フリップフロップから第1フリップフロップにバックトレースして行き、最初に当たるホールドエラー対策可能箇所を検索し、これを最適なホールドエラー対策箇所とする。

請求項（抜粋）：

配置配線設計された半導体集積回路におけるタイミング調整方法であって、該半導体集積回路は、第1フリップフロップの出力が組み合わせ回路を介して第2フリップフロップのデータ入力端に供給されクロックに同期して動作する順序回路を含んでおり、フリップフロップ間に発生しているホールドエラー対策が適用可能な箇所を検索するホールドエラー対策箇所検索工程と、最適なホールドエラー対策箇所に対してホールドエラー値分のディレイ値を与えて、前記フリップフロップ間に発生しているホールドエラーを解消するホールドエラー対策工程と、を含むことを特徴とする半導体集積回路におけるタイミング調整方法。

IPC (4件)：

G06F 17/50 658 , G06F 17/50 , G06F 17/50 668 , H01L 21/82

FI (4件)：

G06F 17/50 658 U , G06F 17/50 658 K , G06F 17/50 668 C , H01L 21/82 T

Fターム (10件)：

5B046AA08 , 5B046BA04 , 5B046JA01 , 5F064BB19 , 5F064EE47 , 5F064FF09 , 5F064FF36 , 5F064FF48 , 5F064HH06 , 5F064HH10

引用特許：

審査官引用 (3件)

遅延最適化方法
公報種別：公開公報出願番号：特願平7-159465 出願人：日本電気株式会社
ミニマム遅延補償点の検索方法
公報種別：公開公報出願番号：特願平6-326474 出願人：日本電気エンジニアリング株式会社
ミニマム遅延分岐点抽出方式
公報種別：公開公報出願番号：特願平6-174983 出願人：日本電気エンジニアリング株式会社

引用文献：

審査官引用 (1件)

Minimum Padding to Satisfy Short Path Constraints

前のページに戻る