特許
J-GLOBAL ID：200903089484327005
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-040229
公開番号（公開出願番号）：特開平8-236763
出願日： 1995年02月28日
公開日（公表日）： 1996年09月13日
要約：
【要約】【目的】ゲート電極及びソース、ドレイン領域上にシリサイドを有するMOSFETを含む半導体装置に於いて、ゲート電極とソースドレイン領域間の短絡を防ぐ。【構成】半導体基板1の全面にチタン膜8を成膜し、低温の熱処理を加えて準安定状態のシリサイドを得る。アンモニア、過酸化水素水混合液または硫酸、過酸化水素水混合液により未反応チタン膜をエッチング除去し、更に半導体基板1に対して垂直方向から低エネルギでアルゴンイオンを照射し、サイドウォール6の上端部の傾斜面のみをスパッタエッチングし、サイドウォール6の表面に残存したシリサイド層を除去する。次に高温の熱処理を加え、準安定状態のシリサイドから安定状態のシリサイドへ相転移させる。
請求項（抜粋）：
ゲート電極及びソース、ドレイン領域上に高融点金属とシリコンの化合物であるシリサイドを有し、かつゲート電極側面にサイドウォールを有する絶縁ゲート電界効果トランジスタを含む半導体装置において、前記サイドウォールの上端部がエッチング除去された構造を有することを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/3065
H01L 29/78 301 L
, H01L 21/302 J
, H01L 29/78 301 P
