特許
J-GLOBAL ID：200903089521503684
単一電子素子
発明者：
出願人/特許権者：
代理人 (1件)：
松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平8-002190
公開番号（公開出願番号）：特開平9-191104
出願日： 1996年01月10日
公開日（公表日）： 1997年07月22日
要約：
【要約】【課題】 バリア高さが低くないとバリア中のトンネリングが不可能であるため、電荷の量子ドット中への閉じこめが不完全となり、高温におけるデバイス動作が困難である。【解決手段】 シリコン細線100の端部に、ソース106及びドレイン107が存在し、細線100上に絶縁膜104を介してゲート108が存在する。細線100の中央部上面にはV溝105が2つ形成されている。V溝105によって細線100は切断されない構造を持つ。V溝105間の微小領域中の反転層は電位障壁に挟まれた量子ドット構造となる。V溝105先端部の構造はシャープであり、この領域に形成される電位バリア幅は小さいため、ソース106から供給された電子が量子ドット構造へトンネリングが可能である。また、量子ドット中に注入された電子は、ドレイン107側へトンネリングすることが可能となる。
請求項（抜粋）：
第1の絶縁体層上に半導体層が存在し、該半導体層を披覆するように第2の絶縁体層が存在し、該第2の絶縁体層上にゲートが形成されると共に、該半導体層にドレイン及びソースが形成されている単一電子素子において、前記半導体層が中央部に複数個所のV溝を有する細線状に加工され、該V溝部分において前記細線の幅及び厚さのうち少なくとも一方が周辺部分よりも小さくなっていることを特徴とする単一電子素子。
引用特許：
前のページに戻る
