半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：池内寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-124221
公開番号（公開出願番号）：特開2001-308197
出願日： 2000年04月25日
公開日（公表日）： 2001年11月02日
要約：

【要約】【課題】低電圧駆動MOSトランジスタと、高耐圧MOSトランジスタとを同時に形成する際に、低電圧駆動MOSトランジスタのLDD領域に比べて長い高耐圧トランジスタのLDD領域を、マスクを用いず、対称に形成する。【解決手段】高耐圧トランジスタのゲート108aと、低電圧トランジスタのゲート108bを形成後、ゲート108aをマスクとしてLDD用リンイオン注入をし、その後、熱処理してゲート108aの下にもリンを拡散させ、LDD層110を形成する。その後、ゲート108aの側壁にサイドウオール114aを形成し、それをマスクとして高濃度ソース・ドレイン注入をする。それにより、マスクを用いることなくゲート108aに対称に低電圧トランジスタのLDD層112よりも長いLDD層110を形成でき、高耐圧トランジスタの小型化と、特性バラツキ抑制ができる。

請求項（抜粋）：

半導体層上の第1の領域に高耐圧トランジスターの第1の膜厚を有する第1のゲート酸化膜を形成し、前記半導体層上の第2の領域に低電圧駆動トランジスターの第2の膜厚を有する第2のゲート酸化膜を形成する工程と、前記第1及び第2のゲート酸化膜上にそれぞれ高耐圧トランジスターのゲートと低耐圧トランジスターのゲートを形成する工程と、前記高耐圧トランジスターのゲートをマスクとして、前記半導体層と反対の導電型を有する不純物を前記第1の領域に注入する工程と、前記第1の領域に注入された前記不純物を熱拡散させる工程と、前記低電圧駆動トランジスターのゲートをマスクとして、前記半導体層と反対の導電型を有する不純物を前記第2の領域に注入する工程と、全面に絶縁膜を堆積し、異方性ドライエッチングにより前記高耐圧トランジスターのゲート及び前記低電圧駆動トランジスターのゲートの側壁にサイドウォールを形成する工程と、前記サイドウオール、前記高耐圧トランジスターのゲート及び前記低電圧駆動トランジスターのゲートをマスクとして、前記半導体層と反対の導電型を有する不純物を前記第1及び前記第2の領域に注入する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/8234 , H01L 27/088 , H01L 29/78

FI (2件)：

H01L 27/08 102 B , H01L 29/78 301 S

Fターム (22件)：

5F040DA22 , 5F040DB01 , 5F040DC01 , 5F040EC07 , 5F040EF13 , 5F040EK01 , 5F040FA05 , 5F040FA10 , 5F040FA12 , 5F040FB04 , 5F040FC02 , 5F040FC13 , 5F048AA05 , 5F048AB10 , 5F048AC01 , 5F048BA01 , 5F048BB05 , 5F048BB16 , 5F048BC06 , 5F048BC07 , 5F048DA01 , 5F048DA25

引用特許：

審査官引用 (2件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平7-006882 出願人：ソニー株式会社
特開平4-260364

前のページに戻る