半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：船橋國則
公報種別：公開公報
出願番号（国際出願番号）：特願平7-006882
公開番号（公開出願番号）：特開平8-204021
出願日： 1995年01月20日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】本発明は、同一基板に形成した高耐圧,低耐圧トランジスタの高耐圧トランジスタの耐圧および電流駆動能力を十分に確保し、低耐圧トランジスタのショートチャネル効果を抑制するとともに、プロセスの簡単化を図る。【構成】異なる電源電圧によって駆動する高耐圧トランジスタ5,6 と低耐圧トランジスタ7,8 とを同一の半導体基板1上に形成したもので、高耐圧トランジスタ5,6 には電界緩和のためのオフセット拡散層52,53,62,63 が形成され、このオフセット拡散層52,53,62,63 の拡散層深さXj は2μm≦Xj ≦4μmの範囲内に設定されている半導体装置である。また高耐圧,低耐圧トランジスタの同一極性の各ソース・ドレイン拡散層は同等の拡散層深さに形成されている半導体装置である。

請求項（抜粋）：

異なる電源電圧によって駆動する高耐圧トランジスタと低耐圧トランジスタとを同一基板上に形成した半導体装置において、前記高耐圧トランジスタには電界緩和のためのオフセット拡散層が該高耐圧トランジスタのゲート電極の少なくともドレイン側における半導体基板に形成されていて、該オフセット拡散層の拡散層深さXj は2μm≦Xj ≦4μmの範囲内であることを特徴とする半導体装置。

IPC (7件)：

H01L 21/8234 , H01L 27/088 , H01L 21/76 , H01L 21/8238 , H01L 27/092 , H01L 29/78 , H01L 21/336

FI (4件)：

H01L 27/08 102 B , H01L 21/76 M , H01L 27/08 321 E , H01L 29/78 301 P

引用特許：

審査官引用 (7件)

特開平1-110760
特開平1-112773
半導体集積回路装置
公報種別：公開公報出願番号：特願平6-308515 出願人：富士電機株式会社

全件表示

前のページに戻る