特許

J-GLOBAL ID：200903089639788217

多層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム方法

発明者： 小島 敏明
出願人/特許権者： 日本モトローラ株式会社
代理人 (1件)： 藤村 元彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-295162
公開番号（公開出願番号）：特開平8-153812
出願日： 1994年11月29日
公開日（公表日）： 1996年06月11日
要約：

【要約】【目的】 メモリの記憶容量の増大化を図る。【構成】 半導体基板1、ソース2、ドレイン3及びコントロールゲート5とを有し、チャネルとコントロールゲートとの間において順次配列された複数の浮遊ゲート41 ,42 ,...,4n を含む記憶セルトランジスタを有する多層浮遊ゲート構造のマルチビット対応セルを有する不揮発性メモリ。【効果】 1つの記憶セルで2以上のビットデータをセーブできる。特にこの構造は、担うべきビット数分だけフローティングゲートを積み重ねるようにしているので、1セル当たりの回路の集積度が飛躍的に向上する。

請求項（抜粋）：

半導体基板に互いに離隔して形成されてその間にチャネルを形成するソース及びドレインと、前記チャネルに対向するコントロールゲートとを有し、前記チャネルと前記コントロールゲートとの間において順次配列された複数のフローティングゲートを含む記憶セルトランジスタを有することを特徴とする多層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/02 ,  G11C 16/04

FI (3件)：

H01L 29/78 371 ,  G11C 17/00 307 D ,  G11C 17/00 308

引用特許：

審査官引用 (1件)

• 不揮発性多値記憶素子及びこれを用いた装置
  公報種別：公開公報   出願番号：特願平6-057081   出願人：富士通株式会社