特許
J-GLOBAL ID：200903089652025044
半導体記憶装置およびその製造方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-179124
公開番号（公開出願番号）：特開平9-036257
出願日： 1995年07月14日
公開日（公表日）： 1997年02月07日
要約：
【要約】【目的】 トンネリング領域の形成が容易で、高い信頼性を確保することができる消去ゲート電極を備えたフローティングゲート型半導体記憶装置および製造方法を提供する。【構成】 半導体基板1上に、素子分離絶縁膜8、9によって分離された活性領域を形成する。その活性領域上にゲート絶縁膜4、フローティングゲート電極5を順次形成する。前記フローティングゲート電極5上に、酸化シリコン膜6を介して、コントロールゲート電極7を形成する。フローティングゲート電極5の側壁面のみにトンネリング絶縁膜11を形成する。その後、消去ゲート電極10を前記トンネリング絶縁膜を覆うように形成する。
請求項（抜粋）：
一導電型の半導体基板内にソース領域およびドレイン領域を備え、前記半導体基板上の所定の領域に第1の絶縁膜を備え、前記第1の絶縁膜上にフローティングゲート電極を備え、前記フローティングゲート電極上に第2の絶縁膜を介してコントロールゲート電極を備え、トンネリング媒体となる絶縁膜を介して前記フローティングゲート電極と接すると共にサイドウォール絶縁膜を介して前記コントロールゲート電極と接する消去ゲート電極を備えている半導体記憶装置であって、前記トンネリング媒体となる絶縁膜が前記フローティングゲート電極の側壁面のみに設けられていることを特徴とする半導体記憶装置。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
