EEPROMフラッシュメモリセル、メモリデバイスおよびこれらの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：中村純之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-165186
公開番号（公開出願番号）：特開平7-130894
出願日： 1994年07月18日
公開日（公表日）： 1995年05月19日
要約：

【要約】【構成】ソース35、ドレイン36、両者の間のチャネル上に設けたゲート絶縁層43、その上にチャネルと対向して設けたフローティングゲート電極33、およびその上に中間絶縁層45を介して設けたコントロールゲート電極37を有し、両側のフローティングゲート電極33にトンネル絶縁層52を介して互いに接する消去電極31を設けた構成。【効果】トンネル電流が顕著に増大して過消去が起きる問題を解決することができ、また、ホットホールの存在によりしきい値電圧が大きく変動する問題を解決することができ、さらに、薄いトンネル絶縁膜を用いる必要がないので、製造工程上の煩わしさがなくなり、生産性が向上する。

請求項（抜粋）：

ソース、ドレイン、前記ソースと前記ドレインとの間のチャネル上に設けたゲート絶縁層、前記ゲート絶縁層上に前記チャネルと対向して設けたフローティングゲート電極、および前記フローティングゲート電極上に中間絶縁層を介して設けたコントロールゲート電極とを含んで構成されるEEPROMフラッシュメモリセルにおいて、前記フローティングゲート電極の少なくとも一方側に、前記フローティングゲート電極とトンネル絶縁層を介して少なくとも1個所で互いに接する消去電極を設けたことを特徴とするEEPROMフラッシュメモリセル。

IPC (4件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

引用特許：

審査官引用 (4件)

フラッシュEEPROM及びその製造方法
公報種別：公開公報出願番号：特願平4-051985 出願人：富士通株式会社
特開昭62-165370
特開昭62-254468

全件表示

前のページに戻る