特許
J-GLOBAL ID：200903089653268455
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平11-259821
公開番号（公開出願番号）：特開2001-083215
出願日： 1999年09月14日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】消費電力を低減するとともに、正常動作に必要なスキャンパスの駆動能力を確保し、また、テスト回路検証のためのシミュレーション時間を低減する。【解決手段】組合せ回路11と順序回路とを有する論理回路を備え、順序回路のフリップフロップ12〜15のデータ入力端Dのそれぞれに組合せ回路11の出力D0〜D3がマルチプレクサ22〜25を介し供給され、フリップフロップ12〜15がマルチプレクサ23〜25を介し縦続接続されてスキャンパスが構成されている。スキャンモード信号*SMが活性であるとき、フリップフロップ12〜15の出力の変化が組合せ回路11に伝達するのを阻止するアンドゲート32〜35を備えて、スキャンパスでデータをシリアル転送する際に組合せ回路11が動作しないようにする。
請求項（抜粋）：
組合せ回路と順序回路とを有する論理回路を備え、該順序回路の複数のフリップフロップがそれぞれ該組合せ回路の出力データを該フリップフロップの入力側又は入力段のマルチプレクサを介して受け取る通常パスと、該複数のフリップフロップが該マルチプレクサを介し縦続接続されてシリアルデータをシフトさせるスキャンパスとが選択的に有効にされる半導体集積回路において、スキャンモード信号が活性であるとき、該複数のフリップフロップのうちの少なくとも1つのフリップフロップの出力の変化が該組合せ回路に伝達するのを阻止するゲート回路を有し、該スキャンパスが有効であるとき該スキャンモード信号が活性であることを特徴とする半導体集積回路。
IPC (2件)：
G01R 31/28
, G06F 11/22 360
G01R 31/28 G
, G06F 11/22 360 P
2G032AA01
, 2G032AC10
, 2G032AG07
, 2G032AK16
, 5B048AA20
, 5B048CC02
, 5B048CC18
, 5B048FF01
