特許
J-GLOBAL ID：200903089654912935
フラッシュメモリ
発明者：
出願人/特許権者：
,
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-215931
公開番号（公開出願番号）：特開平9-063285
出願日： 1995年08月24日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】 オート系動作中のデバイス内部の動作状態を外部から詳細に知ることができないため、正常に動作したか否かを正確に判定することが困難である。【解決手段】 データの書き換えや一斉消去などの制御を行うために制御回路14が出力する内部信号の変化を検出し、それをパルスとして情報化する状態パルス発生器21、この状態パルス発生器21からのパルスを計数加算するカウンタ23、およびそのカウンタ23の計数値をラッチし、必要に応じてそれを入出力バッファ4へ送るラッチ回路23よりなる状態記憶回路16を設けた。
請求項（抜粋）：
電気的に消去や書き換えが可能な不揮発性のメモリ素子によるメモリアレイを有し、入出力バッファに入力されたコマンドに基づいて制御回路が順次発生する内部信号によってその内部動作状態を遷移させ、前記メモリアレイに対するデータの書き換えや一斉消去の制御を行うフラッシュメモリにおいて、前記制御回路からの内部信号の変化を検出し、パルスとして情報化する状態パルス発生器と、前記状態パルス発生器からのパルスを計数加算するカウンタと、前記カウンタの内容をラッチし、必要に応じてラッチしたデータを前記入出力バッファへ出力するラッチ回路とを備えた状態記憶回路を設けたことを特徴とするフラッシュメモリ。
引用特許：
前のページに戻る
