特許
J-GLOBAL ID：200903089713590173
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-171220
公開番号（公開出願番号）：特開平10-022396
出願日： 1996年07月01日
公開日（公表日）： 1998年01月23日
要約：
【要約】【課題】表面チャネル型のCMOSトランジスタの製造に際してシリコン窒化膜に起因したボロンの突き抜け拡散現象を抑制し、良好なMOS特性を有するP型シリコンゲートを有するPMOSFETを実現する。【解決手段】シリコン基板1の表面にゲート絶縁膜2を形成する工程と、ゲート絶縁膜上にシリコン膜3を形成する工程と、シリコン膜上にシリコン窒化膜5を堆積する工程と、シリコン窒化膜のうち、少なくとも前記シリコン膜のP型ゲート形成予定領域上に堆積されたシリコン窒化膜中にボロンを添加する工程と、シリコン基板をシリコン窒化膜中のボロンと水素とが結合する温度で熱処理する工程とを具備する。
請求項（抜粋）：
半導体基板表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にシリコン膜を形成する工程と、前記シリコン膜上にシリコン窒化膜を堆積する工程と、前記シリコン窒化膜のうち、少なくとも前記シリコン膜のP型ゲート形成予定領域上に堆積されたシリコン窒化膜中にボロンまたはボロン化合物を添加する工程と、前記半導体基板を前記シリコン窒化膜中のボロンまたはボロン化合物と水素とが結合する温度で熱処理を行う工程とを具備することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8238
, H01L 27/092
, H01L 29/78
, H01L 21/336
H01L 27/08 321 E
, H01L 29/78 301 P
