特許

J-GLOBAL ID：200903089749779973

半導体装置及びその製造方法

発明者： 吉岡 啓 ,  野田 隆夫 ,  斉藤 泰伸 ,  藤本 英俊 ,  新田 智洋 ,  垣内 頼人 ,  大村 一郎 ,  齋藤 渉
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-274739
公開番号（公開出願番号）：特開2007-088186
出願日： 2005年09月21日
公開日（公表日）： 2007年04月05日
要約：

【課題】 より確実且つ容易に高耐圧を実現できる半導体装置及びその製造方法を提供すること。【解決手段】 第1の窒化物半導体からなる第1の層と、前記第1の窒化物半導体よりもバンドギャップが大なる第2の窒化物半導体からなる第2の層と、前記第2の層の上に設けられたソース電極と、前記第2の層の上に設けられたドレイン電極と、前記第2の層の上に設けられたゲート電極と、前記ソース電極と前記ドレイン電極と前記ゲート電極の少なくともいずれかに接続され、少なくとも一部が前記第1の層に接して設けられたp型ポリシリコン層と、を備えたことを特徴とする半導体装置を提供する。【選択図】 図2

請求項（抜粋）：

第1の窒化物半導体からなる第1の層と、 前記第1の窒化物半導体よりもバンドギャップが大なる第2の窒化物半導体からなる第2の層と、 前記第2の層の上に設けられたソース電極と、 前記第2の層の上に設けられたドレイン電極と、 前記第2の層の上に設けられたゲート電極と、 前記ソース電極と前記ドレイン電極と前記ゲート電極の少なくともいずれかに接続され、少なくとも一部が前記第1の層に接して設けられたp型ポリシリコン層と、 を備えたことを特徴とする半導体装置。

IPC (4件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/78

FI (3件)：

H01L29/80 H ,  H01L29/78 301B ,  H01L29/80 L

Fターム (38件)：

5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR06 ,  5F102GR13 ,  5F102GS01 ,  5F102GT01 ,  5F102GV06 ,  5F102GV08 ,  5F102HC01 ,  5F140AA25 ,  5F140BA06 ,  5F140BA09 ,  5F140BA16 ,  5F140BB18 ,  5F140BC12 ,  5F140BD07 ,  5F140BD11 ,  5F140BF05 ,  5F140BF11 ,  5F140BF15 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BJ25 ,  5F140BK38 ,  5F140CD00 ,  5F140CD01 ,  5F140CD04 ,  5F140CE02

引用特許：

出願人引用 (1件)

• 電力用半導体装置
  公報種別：公開公報   出願番号：特願2003-327654   出願人：株式会社東芝