特許
J-GLOBAL ID：200903039524378115

電力用半導体装置

発明者：
齋藤 渉

齋藤 渉 について

, 
大村 一郎

大村 一郎 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-327654
公開番号（公開出願番号）：特開2005-093864
出願日： 2003年09月19日
公開日（公表日）： 2005年04月07日
要約：
【課題】窒化物系の電力用半導体装置において、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くする。【解決手段】電力用半導体装置は、ノンドープAlXGa1-XN(0≦X≦1)の第1半導体層1と、第1半導体層1上に配設されたノンドープ若しくはn型AlYGa1-YN(0≦Y≦1、X<Y)の第2半導体層2と、を有する。第2半導体層2には、互いに離間するように配設されたソース電極14及びドレイン電極15が電気的に接続される。ソース電極14とドレイン電極15との間で第2半導体層2上にゲート電極13が配設される。ゲート電極13とドレイン電極15との間で絶縁膜16が第2半導体層2を覆う。第1フィールドプレート電極17が絶縁膜16上に配設され且つゲート電極13に電気的に接続される。第2フィールドプレート電極18が絶縁膜16上に配設され且つソース電極14に電気的に接続される。【選択図】 図1
請求項（抜粋）：
ノンドープAlXGa1-XN(0≦X≦1)の第1半導体層と、 前記第1半導体層上に配設されたノンドープ若しくはn型AlYGa1-YN(0≦Y≦1、X<Y)の第2半導体層と、 互いに離間するように配設され且つ前記第2半導体層に電気的に接続されたソース電極及びドレイン電極と、 前記ソース電極と前記ドレイン電極との間で前記第2半導体層上に配設されたゲート電極と、 前記ゲート電極と前記ドレイン電極との間で前記第2半導体層を覆う絶縁膜と、 前記絶縁膜上に配設され且つ前記ゲート電極に電気的に接続された第1フィールドプレート電極と、 前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第2フィールドプレート電極と、 を具備することを特徴とする電力用半導体装置。
IPC (4件)：
H01L21/338 ,  H01L29/06 ,  H01L29/778 ,  H01L29/812
FI (2件)：
H01L29/80 H ,  H01L29/06 301F
Fターム (12件)：
5F102FA00 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR12 ,  5F102HC07 ,  5F102HC21
引用特許：
出願人引用 (2件) 審査官引用 (14件)
  • 化合物半導体装置
    公報種別：公開公報   出願番号：特願平3-245478   出願人：松下電器産業株式会社
  • 半導体装置及びその製造方法
    公報種別：公開公報   出願番号：特願2000-299577   出願人：富士通カンタムデバイス株式会社
  • 電界効果トランジスタ
    公報種別：公開公報   出願番号：特願平5-139656   出願人：ローム株式会社
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM