特許
J-GLOBAL ID:200903089797927348
シミュレーション方法、シミュレータ、シミュレーションプログラムを格納した記録媒体、パターン設計方法、パターン設計装置、パターン設計プログラムを格納した記録媒体、および半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
三好 秀和 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-318145
公開番号(公開出願番号):特開2000-150607
出願日: 1998年11月09日
公開日(公表日): 2000年05月30日
要約:
【要約】【課題】 半導体装置製造時の荷電粒子によるダメージが効率よく検出・評価でき、パターン設計に指針を与えることができるプロセスシミュレーション方法を提供する。【解決手段】 被加工試料を荷電粒子に晒す製造工程を複数の時間ステップに分割するステップ(S15)と、時間ステップごとに被加工試料の表面の絶縁膜中を流れるトンネル電流の電流密度、絶縁膜中の荷電トラップ密度および絶縁膜の界面準位密度の少なくとも一つを計算するステップ(S16)と、被加工試料を荷電粒子に晒す製造工程による被加工試料の形状変化を各時間ステップごとに計算するステップ(S17)とを有する。
請求項(抜粋):
荷電粒子に晒す半導体製造工程を複数の時間ステップに分割するステップと、前記時間ステップごとに被加工試料の絶縁膜中を流れるトンネル電流密度、該絶縁膜中の荷電トラップ密度および該絶縁膜の界面準位密度の少なくとも1つを計算するステップと、前記時間ステップごとに前記被加工試料の形状変化を計算するステップと、を有することを特徴とするシミュレーション方法。
IPC (4件):
H01L 21/66
, G06F 17/50
, H01L 21/302
, H01L 21/82
FI (7件):
H01L 21/66 Z
, G06F 15/60 612 A
, G06F 15/60 636 B
, G06F 15/60 658 R
, G06F 15/60 658 M
, H01L 21/302 Z
, H01L 21/82 T
Fターム (39件):
4M106AA01
, 4M106AA02
, 4M106AA09
, 4M106AA10
, 4M106AA11
, 4M106AA13
, 4M106AB02
, 4M106CA14
, 4M106CB30
, 4M106DJ12
, 4M106DJ13
, 4M106DJ17
, 4M106DJ18
, 4M106DJ19
, 4M106DJ20
, 4M106DJ21
, 4M106DJ24
, 5B046AA08
, 5B046BA08
, 5B046DA05
, 5B046GA01
, 5B046JA01
, 5B046JA04
, 5B046KA05
, 5F004AA06
, 5F004BA04
, 5F004BB18
, 5F004BD02
, 5F004CA03
, 5F004DB09
, 5F004EB02
, 5F064BB35
, 5F064CC09
, 5F064DD01
, 5F064EE02
, 5F064EE60
, 5F064HH09
, 5F064HH10
, 5F064HH17
引用特許:
前のページに戻る