特許

J-GLOBAL ID：200903089838682118

半導体装置

発明者： 稲井 誠 ,  佐々木 秀彦
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 中野 雅房
公報種別：公開公報
出願番号（国際出願番号）：特願平11-304443
公開番号（公開出願番号）：特開2001-127281
出願日： 1999年10月26日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】 ヘテロ接合構造の半導体装置において、ゲート駆動能力と直列抵抗のトレードオフ関係を改善する。【解決手段】 バッファ層43の上に、電子親和力が大きなn型InGaAsチャネル層44、n型AlGaAs層45aとノンドープAlGaAs層45bとn型AlGaAs層45cからなる電子親和力の小さな多層障壁層45、コンタクト層46を形成する。コンタクト層46の上面には、ソース電極48及びドレイン電極49を形成する。ゲート電極50は、コンタクト層46をリセスエッチングして露出させたn型AlGaAs層45cの上に形成した後、ノンドープAlGaAs層45bに達するまで熱拡散させる。ここで、ゲート電極50の下のノンドープAlGaAs層45bとn型AlGaAs層45aとは、熱平衡状態においてほぼ完全に空乏化している。

請求項（抜粋）：

電子親和力が比較的大きくて高不純物濃度を含むチャネル層と、該チャネル層上にあって電子親和力が比較的小さくて高不純物濃度層を含む障壁層と、該障壁層の上に形成されたショットキー電極を有する半導体装置であって、前記ショットキー電極の底面と前記チャネル層の上端との間が少なくとも熱平衡状態でほぼ完全に空乏化されていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

Fターム (17件)：

5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL04 ,  5F102GL05 ,  5F102GM04 ,  5F102GM06 ,  5F102GM08 ,  5F102GM09 ,  5F102GN05 ,  5F102GN06 ,  5F102GQ01 ,  5F102GR04 ,  5F102GV08 ,  5F102HC01

引用特許：

審査官引用 (3件)

• 電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平4-218365   出願人：三洋電機株式会社
• 特開昭61-156889
  
• 特開昭61-156889