記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：内原晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-245316
公開番号（公開出願番号）：特開平5-081864
出願日： 1991年09月25日
公開日（公表日）： 1993年04月02日
要約：

【要約】【目的】デジタル回路を構成した時、速度は回路の複雑さによって決まるが、特にネックとなる記憶装置の速度について、より速い速度で使用できる回路を提供する。【構成】アドレス信号をラッチする第1のラッチと、第1のラッチの出力信号によりデータを出力する記憶回路と、記憶回路の出力をラッチする第2のラッチにより構成される記憶部を複数個備え、各記憶部の出力はセレクタにより選択されて出力される。

請求項（抜粋）：

アドレス信号をラッチする第1のラッチ回路と、前記第1のラッチ回路の出力によりアドレスが決定されあらかじめ記憶された信号を出力する記憶回路と、前記記憶回路の出力をラッチする第2のラッチ回路によって構成される記憶部を複数組有し、入力側アドレス信号は全ての記憶部に同一に入力され、記憶部出力はセレクタを通して出力されることを特徴とする記憶装置。

引用特許：

審査官引用 (5件)

特開昭63-300493
特開平2-244487
特開平3-076094

全件表示

前のページに戻る