特許
J-GLOBAL ID：200903090126771716

半導体装置およびその製造方法

発明者：
奥秋 勝己

奥秋 勝己 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-136371
公開番号（公開出願番号）：特開2000-332104
出願日： 1999年05月17日
公開日（公表日）： 2000年11月30日
要約：
【要約】【課題】 信号線の寄生容量を低減でき、デバイスの開発日程の短縮にも寄与できるとともに、特性評価が簡便かつ迅速に行える半導体装置を提供する。【解決手段】 本発明の半導体装置は、信号線4が第1AL配線1で形成され、主GND線6が第2AL配線2で形成され、バスライン8が第3AL配線3で形成されている。そして、主GND線6に窓部6aが形成され、窓部6aの内側にあたる領域で第1AL配線1の信号線4と第3AL配線3のバスライン8とが浮島状の導電部9を介して主GND線6に接触しないように電気的に接続されている。
請求項（抜粋）：
主電源線または主接地電源線の下方に絶縁層を介して下層側信号線が設けられるとともに前記主電源線または前記主接地電源線の上方に絶縁層を介して上層側信号線が設けられ、前記主電源線または前記主接地電源線に窓部が形成され、該窓部の内側にあたる領域で前記下層側信号線と前記上層側信号線とが前記主電源線または前記主接地電源線に接触しないように電気的に接続された構造を有することを特徴とする半導体装置。
IPC (3件)：
H01L 21/768 ,  H01L 27/108 ,  H01L 21/8242
FI (3件)：
H01L 21/90 A ,  H01L 27/10 681 F ,  H01L 27/10 681 C
Fターム (36件)：
5F033HH08 ,  5F033KK01 ,  5F033KK08 ,  5F033LL04 ,  5F033MM29 ,  5F033NN19 ,  5F033NN33 ,  5F033NN34 ,  5F033NN37 ,  5F033NN38 ,  5F033QQ37 ,  5F033TT01 ,  5F033UU05 ,  5F033VV04 ,  5F033VV05 ,  5F033VV06 ,  5F033VV16 ,  5F033WW00 ,  5F033XX00 ,  5F033XX25 ,  5F033XX31 ,  5F083GA03 ,  5F083GA30 ,  5F083KA05 ,  5F083KA15 ,  5F083KA16 ,  5F083LA12 ,  5F083LA17 ,  5F083LA18 ,  5F083MA04 ,  5F083MA06 ,  5F083MA19 ,  5F083MA20 ,  5F083NA02 ,  5F083PR41 ,  5F083ZA01
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM