特許

J-GLOBAL ID：200903090156012127

半導体集積回路及びそのスルーレート制御方法

発明者： 鈴木 宏明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-026578
公開番号（公開出願番号）：特開2000-224023
出願日： 1999年02月03日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】製造バラツキ、使用温度、使用電圧、経年変化等に起因するスルーレートの変化を補正できる半導体集積回路及びそのスルーレート制御方法を提供する。【解決手段】関数f1で表される遅延特性を有するように集積回路チップ上に形成された出力バッファ回路40と、前記関数f1に比例する関数f2で表される遅延特性を有するように前記集積回路チップ上に形成されたモニタ回路10と、該モニタ回路を通過する信号の遅延時間に基づき制御信号を生成する制御信号生成手段11及び20と、該制御信号生成手段からの制御信号に応じて前記制御対象回路の遅延特性を補正し、以て前記制御対象回路から出力される信号のスルーレートを補正する補正手段30、を備えている。

請求項（抜粋）：

関数f1で表される遅延特性を有するように集積回路チップ上に形成された制御対象回路と、前記関数f1に比例する関数f2で表される遅延特性を有するように前記集積回路チップ上に形成されたモニタ回路と、該モニタ回路を通過する信号の遅延時間に基づき制御信号を生成する制御信号生成手段と、該制御信号生成手段からの制御信号に応じて前記制御対象回路の遅延特性を補正し、以て前記制御対象回路から出力される信号のスルーレートを補正する補正手段、とを備えた半導体集積回路。

Fターム (16件)：

5J056AA04 ,  5J056BB21 ,  5J056BB28 ,  5J056BB38 ,  5J056BB39 ,  5J056BB40 ,  5J056CC05 ,  5J056CC14 ,  5J056DD13 ,  5J056DD29 ,  5J056EE15 ,  5J056FF01 ,  5J056FF07 ,  5J056FF08 ,  5J056GG13 ,  5J056KK00

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-231872   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社