特許

J-GLOBAL ID：200903090199443938

エリアアレイ配線チップのTABテスト

発明者： ラム,ケン
出願人/特許権者： アトメル・コーポレイション
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平7-510333
公開番号（公開出願番号）：特表平8-504036
出願日： 1994年09月14日
公開日（公表日）： 1996年04月30日
要約：

【要約】集積回路チップを外部パッケージングおよび回路に接続しかつそれをテストするための方法および装置である。複数の電気的に導電性のリード(45)はテープ自動化ボンディング方法によって電気的に絶縁性の基板(35)上に形成される。リードは、周辺に置かれたテスト端子(60)から中央に置かれた配線パッド(55)に延び、さらにその間で、チップ(15)の面(17)の周辺(32)近くに置かれるボンドパッド(30)と整列する。リードはボンドパッドに接続され、セメントで包まれ、基板はチップ面に付着される。チップの電子特性はテスト端子を介して電気的信号をチャネリングすることによってテストされる。リードはその後ボンドパッド周辺近くで切離され、テスト端子をチップから切離す。テストをパスしたチップはパッドグリッドアレイで整列し得る配線パッドによって、パッケージ(95)の一致する端子(90)に接続される。切離した後、電気的に絶縁性のレジスト(80)はリード上に置かれるが配線パッド上には置かれず、電気的に導電性のバンプ(85)はパッケージ端子との接続のために配線パッド上に堆積され得る。

請求項（抜粋）：

集積回路チップを外部回路に接続するためのデバイスを作成する方法であって、 ボンドパッドがチップ面の周辺近くに置かれた集積回路チップを提供するステップと、 電気的に絶縁性の基板を有する可撓性のテープ、ならびに内部部分および外部部分を有する複数の電気的に導電性のリードを位置付けるステップとを含み、前記内部部分は前記ボンドパッドから前記チップ面の中央領域内に置かれた配線パッドに延び、前記外部部分は、前記テープが前記チップ面に隣接しかつ前記リードが前記ボンドパッドと整列するように前記ボンドパッド間から周辺に置かれたテスト端子に延び、さらに、 前記ボンドパッドを前記リードに前記配線パッドと前記テスト端子との間の前記リードの領域でボンディングし、それによって前記周辺内に前記配線パッドを位置付けるステップと、 前記集積回路チップをテストするステップとを含み、そのテストは前記テスト端子を介する電気的信号のチャネリングを含み、さらに、 前記チップの前記周辺近くで前記リードを切離して、それによって前記外部部分および前記テスト端子の両方を前記チップから切離すステップを含む、方法。

IPC (3件)：

G01R 31/26 ,  G06F 11/22 330 ,  H01L 21/66

引用特許：

審査官引用 (4件)

• 特開平4-230044
  
• 特開平3-074856
  
• 電子部品の実装パッケージ製造方法
  公報種別：公開公報   出願番号：特願平4-004702   出願人：株式会社東芝, 東芝電子エンジニアリング株式会社
• 特開平4-171854