特許
J-GLOBAL ID:200903090241644434

半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器

発明者:
出願人/特許権者:
代理人 (1件): 森 幸一
公報種別:公開公報
出願番号(国際出願番号):特願2007-133340
公開番号(公開出願番号):特開2008-288461
出願日: 2007年05月18日
公開日(公表日): 2008年11月27日
要約:
【課題】基板上に成長させる半導体層の面方位や成長面ファセットを選択することができ、必要に応じて半導体層のピエゾ電界を抑えたり結晶品質を高くしたりすることができる半導体層の成長方法を提供する。【解決手段】六方晶系の結晶構造を有する物質からなる基板の(1-100)面上に、六方晶系の結晶構造を有する半導体からなり、(11-22)面方位または(10-13)面方位を有する半導体層を成長させる。あるいは、六方晶系の結晶構造を有する物質からなる基板の(1-102)面上に、六方晶系の結晶構造を有する半導体からなり、(11-20)面方位を有する半導体層を(11-22)面ファセット、(0001)面ファセット、(000-1)面ファセット、(33-62)面ファセットおよび(1-100)面ファセットからなる群より選ばれた少なくとも一つのファセットを出しながら成長させる。【選択図】図1
請求項(抜粋):
六方晶系の結晶構造を有する物質からなる基板の(1-100)面上に、六方晶系の結晶構造を有する半導体からなり、(11-22)面方位または(10-13)面方位を有する半導体層を成長させるようにした ことを特徴とする半導体層の成長方法。
IPC (2件):
H01L 21/205 ,  H01L 33/00
FI (2件):
H01L21/205 ,  H01L33/00 C
Fターム (17件):
5F041AA40 ,  5F041CA40 ,  5F041CA65 ,  5F045AA04 ,  5F045AB14 ,  5F045AC08 ,  5F045AC12 ,  5F045AD13 ,  5F045AD14 ,  5F045AD15 ,  5F045AD16 ,  5F045AE23 ,  5F045AE25 ,  5F045AF09 ,  5F045BB16 ,  5F045CA10 ,  5F045DA61
引用特許:
出願人引用 (1件)

前のページに戻る