特許
J-GLOBAL ID：200903090324606372
半導体製造装置のスケジューリング方法
発明者：
出願人/特許権者：
代理人 (1件)：
田北 嵩晴
公報種別：公開公報
出願番号（国際出願番号）：特願平8-303507
公開番号（公開出願番号）：特開平10-135097
出願日： 1996年10月30日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 ロット放置による不良発生を防止できる半導体製造装置のスケジューリング方法。【解決手段】 次工程装置の稼働状況を見て現在時刻に次工程装置処理残時間を加算して次工程装置処理終了予定時刻を求める次工程処理時間演算手段(S103)と、現在時刻に当工程装置の処理時間を加算して当工程装置処理終了予定時刻を求める当工程処理時間演算手段(S104)と、求めた当工程装置処理終了予定時刻および次工程装置処理終了予定時刻を基にスケジューリングを行うスケジューリング手段(S101〜S107)を有して、次工程での待ち時間が最大値を超えないように当工程装置のスケジュールを決定するものである。
請求項（抜粋）：
次工程装置の稼働状況を見て現在時刻に次工程装置処理残時間を加算して次工程装置処理終了予定時刻を求める次工程処理時間演算手段と、現在時刻に当工程装置の処理時間を加算して当工程装置処理終了予定時刻を求める当工程処理時間演算手段と、前記求めた当工程装置処理終了予定時刻および次工程装置処理終了予定時刻を基にスケジューリングを行うスケジューリング手段を有して、当工程装置の処理終了後の次工程での待ち時間が最大値を超えないように前記当工程装置のスケジュールを決定することを特徴とする半導体製造装置のスケジューリング方法。
IPC (4件)：
H01L 21/02
, B23Q 41/08
, G06F 17/60
, H01L 21/00
H01L 21/02 Z
, B23Q 41/08 A
, H01L 21/00
, G06F 15/21 R
, G06F 15/21 L
