半導体記憶装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-157390
公開番号（公開出願番号）：特開平7-142607
出願日： 1994年07月08日
公開日（公表日）： 1995年06月02日
要約：

【要約】【目的】 SOI構造のDRAMにおいて高性能かつ高集積化が図られた構造を容易に得る。【構成】半導体基板1の主表面上には誘電体層2が形成されている。誘電体層2上にはシリコン層3が形成されている。シリコン層3にはMOSトランジスタ9a,9bが形成されている。MOSトランジスタ9aは、半導体層3内に不純物領域8c,8bを有している。この不純物領域8cと誘電体層2と半導体基板1とでキャパシタ15が構成される。また、誘電体層2はSOI構造の絶縁膜の機能も有している。

請求項（抜粋）：

SOI構造を有する半導体記憶装置であって、対向する第1と第2の表面を有する誘電体層と、前記誘電体層の前記第1の表面上に形成された半導体層と、前記誘電体層の前記第2の表面上に形成された導電層と、前記半導体層内にチャネル領域を規定するように形成された第1と第2の不純物領域と、前記チャネル領域上に絶縁層を介在して形成されたゲート電極と、を備え、前記第1の不純物領域と、前記第1の不純物領域と対向する前記誘電体層と、前記導電層とでキャパシタが構成される、半導体記憶装置。

IPC (5件)：

H01L 21/8242 , H01L 27/108 , H01L 27/04 , H01L 21/822 , H01L 29/786

FI (5件)：

H01L 27/10 325 G , H01L 27/04 C , H01L 27/10 325 C , H01L 27/10 325 R , H01L 29/78 311 C

引用特許：

出願人引用 (6件)

特開昭61-140171
特開平4-078166
特開昭55-019820

全件表示

審査官引用 (6件)

特開昭55-019820
特開昭61-140171
特開昭58-204568

全件表示

前のページに戻る