特許
J-GLOBAL ID:200903090758278730

液晶表示素子の静電気防止回路

発明者:
出願人/特許権者:
代理人 (1件): 小野 由己男 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-259816
公開番号(公開出願番号):特開平8-338973
出願日: 1995年10月06日
公開日(公表日): 1996年12月24日
要約:
【要約】【課題】 セル当りの基板を占める面積が増加して最初に投入して基板に用いるれるグラス当りのセル取得数が減少することを防ぎ、同じ大きさの基板内にセル取得数を増加させて費用を節減できる液晶表示素子の静電気防止回路を提供する。【解決手段】 液晶表示素子の静電気防止回路は、セル11の内部にあるパッドを隣接した他のセル11の内部の当接する位置にあるパッドと個別的に連結する連結ラインと、連結ラインの左側連結ラインと真横の右側連結ラインとを連結して連続的に配置されている連結ラインすべてを短絡させる短絡線と、短絡線に連結され連続的に配置される一面の2部分の連結ラインを連結する短絡線連結部8とからなる。
請求項(抜粋):
1基板内に複数個のセルを配置して製造する場合の液晶表示素子の静電気防止回路であって、セルの内部にあるパッドを隣接した他のセルの内部の当接する位置にあるパッドと連結する連結ラインと、前記連結ラインをそれぞれ連結して連続的に配置されている連結ラインすべてを短絡させる短絡線と、前記短絡線に連結され連続的に配置される一面の2部分の連結ラインを連結する短絡線連結部と、で構成されることを特徴とする液晶表示素子の静電気防止回路。
IPC (2件):
G02F 1/13 101 ,  G02F 1/1345
FI (2件):
G02F 1/13 101 ,  G02F 1/1345
引用特許:
審査官引用 (3件)

前のページに戻る