半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：岩橋文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-152407
公開番号（公開出願番号）：特開2001-332685
出願日： 2000年05月24日
公開日（公表日）： 2001年11月30日
要約：

【要約】【課題】シリコン多層基板あるいは半導体チップ上に、LSIチップをマルチチップ実装する場合、LSIチップをフェイスダウン方式で1チップごとに搬送、実装するため、組み立てに多大な時間を要し、コストが高くなった。【解決手段】 LSIチップ群4に形成された複数のLSI素子単位の境界部に薄厚部を有した溝を形成し、LSIチップ群を一括して搬送してから半導体ウェハー5にフリップチップ接続し、研削装置により、LSIチップ群4の裏面から、LSIチップ群4に加工したチップ分離溝3の底部にまで研削を行い、薄厚部を除去することで、LSIチップ群4を独立したLSIチップ9に分離する。

請求項（抜粋）：

その面内に複数個の半導体素子が形成された第1の半導体ウェハーの個々の半導体素子上にバンプ電極を形成する工程と、前記第1の半導体ウェハーの表面に対して、各半導体素子単位ごとに分離溝を形成する工程と、前記第1の半導体ウェハーに対して、複数の半導体素子単位で各半導体素子間に分離溝が形成された半導体素子群に分割する工程と、前記半導体素子群の各半導体素子のバンプ電極と基板上の電極とを接続し、基板上に半導体素子群を接続する工程と、前記基板上に接続した前記半導体素子群の裏面側から前記半導体素子群の各半導体素子単位の分離溝まで研削し、前記半導体素子群の厚みを薄厚にするとともに、半導体素子群を個々の半導体素子に分離する工程とよりなることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 25/065 , H01L 25/07 , H01L 25/18 , H01L 21/60 311

FI (2件)：

H01L 21/60 311 S , H01L 25/08 B

Fターム (3件)：

5F044KK05 , 5F044RR03 , 5F044RR19

引用特許：

審査官引用 (1件)

半導体装置の組立方法
公報種別：公開公報出願番号：特願平11-334705 出願人：セイコーインスツルメンツ株式会社

前のページに戻る