特許
J-GLOBAL ID：200903029365649778

半導体装置の組立方法

発明者：
秋葉 隆雄

秋葉 隆雄 について


出願人/特許権者：
セイコーインスツルメンツ株式会社

セイコーインスツルメンツ株式会社 について


代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平11-334705
公開番号（公開出願番号）：特開2001-156111
出願日： 1999年11月25日
公開日（公表日）： 2001年06月08日
要約：
【要約】【課題】 ウエハーから半導体チップに分離するダイシング工程と半導体チップを基板上にダイボンドする工程と半導体チップが搭載した基板をさらに分離する、3工程が必要であった。更に分離した半導体チップ個々にダイボンドしなけらばならない為、ダイボンド時間が長時間必要であった【解決手段】 半導体チップをウエハより分離せずにウエハに形成された複数の半導体チップのバンプ電極と基板に形成された電極を接合した後、チップ単位に切断することにより、パーケージ組立を行う。以上のように、ウエハ状態で基板に接続する事により、実装工程時間を大幅に短縮している。
請求項（抜粋）：
シリコンウエハー上に複数のトランジスタを設けた複数の半導体チップと、前記半導体チップの表面に設けられた複数のバンプ電極と、前記半導体チップの表面に前記複数のバンプ電極を介してそれぞれ機械的及び電気的に接続した基板からなる半導体装置。
IPC (3件)：
H01L 21/60 311 ,  H01L 21/301 ,  H01L 23/12
FI (4件)：
H01L 21/60 311 S ,  H01L 21/78 T ,  H01L 21/78 R ,  H01L 23/12 L
Fターム (3件)：
5F044KK01 ,  5F044QQ00 ,  5F044RR01
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM