特許
J-GLOBAL ID:200903090992462498
アナログ信号を受信しながらDCオフセットをキャンセルする方法およびDCオフセット制御ループ
発明者:
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-180118
公開番号(公開出願番号):特開平8-130470
出願日: 1995年07月17日
公開日(公表日): 1996年05月21日
要約:
【要約】【課題】 アナログ信号処理中に導入されるDCオフセットを有する受信されたアナログ信号からDCオフセットを取除くための装置および方法を提供する。【解決手段】 上記課題を解決するための好ましい回路は、正弦波プリアンブルパターンの読出中にリアルタイムで動作するDCオフセット制御ループを有する。制御ループはプリアンブル読出時間の間に能動化され、知られた訂正値を処理されている入来するアナログ信号から減算することによってDCオフセットを迅速にキャンセルする。プリアンブル再生が終わる前に、ループは不能化され、知られた訂正値はデータ読出時間にわたって保持される。開示される制御ループは特に、DCオフセット訂正値を適正に判断するのに正しいサンプル決定に依存しないということにおいて、強固である。
請求項(抜粋):
既知の周波数部分を有するアナログ信号を受信しながらDCオフセットをキャンセルする方法であって、(a) 受信された信号をDCオフセット制御ループに入力するステップと、(b) 既知の周波数部分を受信する間に、受信されたアナログ信号をサンプリングし、前記サンプルに基づき、一連の中間DCオフセット訂正値を決定するステップと、(c) 前記DCオフセット制御ループに適切なDCオフセット訂正値が知られるまで、前記受信されたアナログ信号に前記中間DCオフセット訂正値を適用するステップと、(d) 前記知られたDCオフセット訂正値を保持するステップと、(e) 信号の残りを受信する間にアナログ信号から前記保持されるDCオフセット訂正値を減算するステップとを含む、方法。
IPC (5件):
H03M 1/10
, G11B 20/10 321
, G11B 20/18 534
, G11B 20/18 570
, H03G 3/20
引用特許:
審査官引用 (6件)
-
特開平3-254523
-
特開平4-103222
-
特開昭61-239434
全件表示
前のページに戻る