特許

J-GLOBAL ID：200903091140544699

不揮発性半導体記憶装置およびデータ書き込み方法

発明者： 有留 誠一 ,  ヘミンク・ゲルトヤン ,  遠藤 哲郎 ,  田中 智晴 ,  白田 理一郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-195828
公開番号（公開出願番号）：特開平8-064788
出願日： 1994年08月19日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】 誤書込み等が生じないNANDセル型EEPROMのデータ書き込みを提供する。【構成】 データ書込み時に、書込みセルM4 と同一の制御ゲートCG4 につながる非書込みセルM8 のソース,ドレイン拡散層がビット線BL2 の電位と電気的に接続されないように、ビット線電圧Vbit2,選択ゲートSG1 の電圧を設定し、制御ゲートCG1 〜CG3 には、非選択セルのソース・ドレイン電圧VSD21〜VSD24が、メモリセルM5 〜M7 が誤消去されず、M8 が誤書き込みされない電圧となるような制御ゲート電圧を与えることを特徴とする。

請求項（抜粋）：

半導体基板上に絶縁膜を介して電荷蓄積層と制御ゲートが積層形成された電気的書替え可能な複数個のメモリセルを、隣接するもの同士でソース,ドレイン拡散層を共用する形で直列接続し、かつこの直列接続部のドレイン側,ソース側に選択ゲートを有するセレクトトランジスタを設けてNANDセルを構成し、このNANDセルをマトリックス配置し、ビット線、ワード線を配設してなるセルアレイを備えた不揮発性半導体記憶装置のデータ書き込み方法において、書込みすべきメモリセルと同一の制御ゲートにつながった書込みすべきでないメモリセルのソース,ドレイン拡散層がビット線電位と電気的に接続されないように、ビット線電圧Vbit ,選択ゲート電圧VMG及びセレクトトランジスタのしきい値VthSGの関係を、Vbit >VMG-VthSGに設定し、書き込みすべきでないメモリセルのソース、ドレイン拡散層の電位VSDと、書き込みすべきでないメモリセルが書き込まれない最大の拡散層電位VSDmax と、書き込みすべきでないメモリセルのソース、ドレイン拡散層を共有しているメモリセルが、誤消去をおこす最小の拡散層電位VSDmin ’との関係を、VSDmax <VSD<VSDmin ’に設定して書き込みを行うことを特徴とする不揮発性半導体記憶装置のデータ書き込み方法。

IPC (7件)：

H01L 27/115 ,  G11C 16/02 ,  G11C 16/04 ,  G11C 16/06 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 434 ,  G11C 17/00 307 D ,  G11C 17/00 510 A ,  H01L 29/78 371