特許
J-GLOBAL ID：200903091253362929
半導体装置及びその素子分離膜の形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平5-293998
公開番号（公開出願番号）：特開平7-130725
出願日： 1993年10月29日
公開日（公表日）： 1995年05月19日
要約：
【要約】【目的】 薄いゲート酸化膜を有する素子と、高電圧で駆動する素子とを同一の半導体基板上に形成した半導体装置の信頼性の向上を図ることを目的とする。【構成】 半導体基板101上に、膜厚の厚い第1の素子分離膜11と、これによって分離される第1の素子13と、膜厚の薄い第2の素子分離膜12と、これによって分離される第2の素子14とを形成した半導体装置において、第1の素子13は半導体基板101とこの上面に形成される膜厚の厚い絶縁膜102とこの上面に形成される導電層103とで構成されている。第2の素子14はフローティングゲート106を有する素子であり、半導体基板101上には膜厚の薄い絶縁膜104が形成されている。これによって、第1の素子に高い駆動電圧を掛けられ、第2の素子では絶縁膜のエッジ部の薄膜化が抑えられる。
請求項（抜粋）：
半導体基板と、前記半導体基板上に形成され膜厚の厚い酸化膜からなる第1の素子分離膜と、前記半導体基板上に形成され前記第1の素子分離膜と比較して膜厚の薄い酸化膜からなる第2の素子分離膜と、前記第1の素子分離膜で分離された半導体基板上の各領域に形成される第1の素子と、前記第2の素子分離膜で分離された半導体基板上の各領域に形成される第2の素子とで構成される半導体装置において、前記第1の素子は、半導体基板と、当該半導体基板上に形成される膜厚の厚い絶縁膜と、当該絶縁膜上に形成される導電層とからなるものであり、前記第2の素子は、半導体基板と、当該半導体基板上に形成され前記第1の素子の絶縁膜と比較して膜厚の薄い絶縁膜と、当該絶縁膜上に形成される導電層とからなるものであることを特徴とする半導体装置。
IPC (5件)：
H01L 21/316
, H01L 21/76
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 21/94 A
, H01L 21/76 M
, H01L 29/78 371
