特許
J-GLOBAL ID：200903091371164090
電子部品の製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-341435
公開番号（公開出願番号）：特開平9-180904
出願日： 1995年12月27日
公開日（公表日）： 1997年07月11日
要約：
【要約】【課題】 本発明は、広い面積に端子電極となる導体膜を付着形成しても、隣接する端子電極形成用貫通穴の導体膜との間で短絡が一切おこらない電子部品の製造方法を提供する。【解決手段】 複数の素子領域に区画する分割溝31、32、該分割溝31、32に跨がるように端子電極形成用貫通穴34、35を形成した大型絶縁基板30に、端子電極形成用貫通穴34、35の内壁面に端子電極2、3となる導体膜の形成に先立って、隣接しあう端子電極形成用貫通穴間の分割溝31にガラス被覆70を形成する。
請求項（抜粋）：
矩形状の絶縁基板の表面に所定電子回路が形成され、前記基板の端部に前記所定電子回路と電気的に接続する端子電極を設けた電子部品の製造方法において、複数の絶縁基板の領域が抽出できるように、縦横に分割溝が形成され、且つ、該分割溝を跨ぐように端子電極形成用貫通穴が形成された大型基板を準備する工程と、前記大型基板の隣接する端子電極形成用貫通穴間に位置する前記分割溝に、ガラスペーストの印刷塗布及び焼きつけ処理によって、ガラス被膜を形成する工程と、前記大型基板の端子電極形成用貫通穴の内壁に導電性ペーストを塗布するとともに、焼きつけすることによって、端子電極となる導体膜を形成する工程と、前記大型基板の各絶縁基板となる領域表面に、前記端子電極と電気的に接続する所定電子回路を形成する工程と、前記大型基板を分割溝に沿って分割する工程とから成る電子部品の製造方法。
IPC (3件)：
H01C 7/00
, H01C 13/02
, H01C 17/06
H01C 7/00 B
, H01C 13/02 B
, H01C 17/06 V
