特許

J-GLOBAL ID：200903091384772863

半導体装置及びその製造方法

発明者： 佐藤 久克
出願人/特許権者： セイコーエプソン株式会社
代理人 (4件)： 柳瀬 睦肇 ,  宇都宮 正明 ,  渡部 温 ,  原田 勝利
公報種別：公開公報
出願番号（国際出願番号）：特願2008-177476
公開番号（公開出願番号）：特開2009-290179
出願日： 2008年07月08日
公開日（公表日）： 2009年12月10日
要約：

【課題】MIMキャパシタを追加しても高集積化を図ることができる半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置は、高耐圧領域にMIMキャパシタ及び高耐圧系トランジスタを有し、シリコン基板1に形成され、ゲート電極6及びソース・ドレイン拡散層5を囲むように形成された第1導電型のシールド用拡散層5aと、ゲート電極上に形成された層間絶縁膜9と、層間絶縁膜に形成され、シールド用拡散層上に位置し且つゲート電極を囲むように配置されたホール10aと、ホール内に埋め込まれたWプラグ11aと、Wプラグ及び層間絶縁膜の上に形成されたシールド用配線12aと、シールド用配線上に形成されたキャパシタ絶縁膜13及びキャパシタ上部電極14と、を具備し、MIMキャパシタは、シールド用配線12aをキャパシタ下部電極とすることを特徴とする。【選択図】 図5

請求項（抜粋）：

高耐圧領域にMIMキャパシタ及び高耐圧系トランジスタを有する半導体装置において、 第1導電型の半導体基板と、 前記半導体基板上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、 前記半導体基板に形成された第2導電型のソース拡散層及びドレイン拡散層と、 前記半導体基板に形成され、前記ゲート電極及び前記ソース拡散層及びドレイン拡散層を囲むように形成された第1導電型のシールド用拡散層と、 前記ゲート電極及び前記半導体基板の上に形成された層間絶縁膜と、 前記層間絶縁膜に形成され、前記シールド用拡散層上に位置し且つ前記ゲート電極を囲むように配置されたホールと、 前記ホール内に埋め込まれた導電膜と、 前記導電膜及び前記層間絶縁膜の上に形成されたシールド用配線と、 前記シールド用配線上に形成されたキャパシタ絶縁膜と、 前記キャパシタ絶縁膜上に形成されたキャパシタ上部電極と、 を具備し、 前記MIMキャパシタは、前記シールド用配線をキャパシタ下部電極とし、前記キャパシタ上部電極と前記キャパシタ絶縁膜を有しており、前記高耐圧系トランジスタは、前記ゲート電極、前記ゲート絶縁膜及び前記ソース拡散層及びドレイン拡散層を有することを特徴とする半導体装置。

IPC (4件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 21/320 ,  H01L 23/52

FI (2件)：

H01L27/04 C ,  H01L21/88 Z

Fターム (42件)：

5F033HH04 ,  5F033HH09 ,  5F033HH27 ,  5F033HH33 ,  5F033JJ19 ,  5F033KK27 ,  5F033KK33 ,  5F033MM08 ,  5F033MM21 ,  5F033NN33 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ31 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ76 ,  5F033RR06 ,  5F033SS11 ,  5F033SS25 ,  5F033SS27 ,  5F033TT08 ,  5F033VV03 ,  5F033VV06 ,  5F033VV10 ,  5F033XX03 ,  5F038AC05 ,  5F038AC15 ,  5F038BH09 ,  5F038BH10 ,  5F038CA02 ,  5F038CA05 ,  5F038CD18 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2003-311405   出願人：セイコーエプソン株式会社