特許
J-GLOBAL ID：200903037337130301

半導体装置及びその製造方法

発明者：
野田 貴史

野田 貴史 について

, 
遊佐 良信

遊佐 良信 について

, 
桑沢 和伸

桑沢 和伸 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-311405
公開番号（公開出願番号）：特開2005-079513
出願日： 2003年09月03日
公開日（公表日）： 2005年03月24日
要約：
【課題】 絶縁耐圧の低下を抑制したMIMキャパシタを有する半導体装置を提供する。【解決手段】 第1の導体膜、誘電体膜及び第2の導体膜を順に堆積し、第2の導体膜をパターニングしてMIMキャパシタCの上部電極13aを形成した後で、全面に保護膜を成膜する。次に、保護膜をパターニングすると同時に、同一のマスクで誘電体膜もパターニングしてMIMキャパシタCの容量絶縁膜12aを形成する。次いで、保護膜をハードマスクとして第1の導体膜をパターニングしてMIMキャパシタの下部電極11a及び配線11bを形成する。MIMキャパシタCは上記のように形成されるため、下部電極11aの外周形状は、容量絶縁膜12aの外周形状とほぼ同一になる。【選択図】 図5
請求項（抜粋）：
基板の上方に形成された絶縁膜上に、下部電極と、前記下部電極の上面に設けられて誘電体膜からなる容量絶縁膜と、前記容量絶縁膜の上面に設けられた上部電極とを備えた容量素子を有する半導体装置であって、前記下部電極の面積は、前記上部電極の面積よりも大きく、前記容量絶縁膜の外周形状は、前記下部電極の外周形状と略同一であることを特徴とする半導体装置。
IPC (2件)：
H01L21/822 ,  H01L27/04
FI (1件)：
H01L27/04 C
Fターム (6件)：
5F038AC05 ,  5F038AC09 ,  5F038AC15 ,  5F038AV06 ,  5F038EZ14 ,  5F038EZ20
引用特許：
出願人引用 (2件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM