特許

J-GLOBAL ID：200903091468359660

配線基板の放電構造

発明者： 井野口 欣孝
出願人/特許権者： 矢崎総業株式会社
代理人 (1件)： 萩野 平 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-213424
公開番号（公開出願番号）：特開平11-054237
出願日： 1997年08月07日
公開日（公表日）： 1999年02月26日
要約：

【要約】【課題】 電子機器の高インピーダンス回路における静電気をグランドパターンに確実に放電させ、静電気による影響を防止する配線基板の放電構造を提供する。【解決手段】 本発明の配線基板1は、回路パターン14a、14bに一対のリード部15a、15bを有するリード部品Dや一対の電極部23a、23bを有するチップ部品F等の電子部品が接続されており、グランドパターンとなる銅箔部12を覆うレジスト層13の一部をリード部品Dおよびチップ部品Fの高インピーダンス側のリード部15aおよび電極部23aの近傍で排除し、この排除部21および22により露呈された銅箔部12とリード部15aおよび電極部23aとの間に静電気を放電する放電経路を形成した。

請求項（抜粋）：

絶縁基板上に形成した回路パターンに電子回路及び各種電子部品を配線し、且つ前記回路パターンに他部品の接続及び入力信号を供給する配線基板において、前記電子部品の内、一対のリード部を有するリード部品または一対の電極部を有するチップ部品が前記回路パターン上の所定位置に装着される配線基板の放電構造であって、前記回路パターン上の高インピーダンス側に接続される一方の前記リード部または前記電極部近傍にグランドパターンとして形成した銅箔部を覆うレジスト層の一部を排除した排除部が形成されることで、前記リード部または前記電極部と前記排除部により露呈された銅箔部との間で静電気を放電させることを特徴とする配線基板の放電構造。

IPC (3件)：

H01T 4/10 ,  H05F 3/02 ,  H05K 1/02

FI (3件)：

H01T 4/10 G ,  H05F 3/02 L ,  H05K 1/02 K

引用特許：

審査官引用 (3件)

• 特開平3-261087
  
• コネクタ
  公報種別：公開公報   出願番号：特願平6-103989   出願人：住友電装株式会社
• 特開平3-261087