特許
J-GLOBAL ID:200903091490286404
負荷駆動回路
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 強
公報種別:公開公報
出願番号(国際出願番号):特願2001-227656
公開番号(公開出願番号):特開2003-046380
出願日: 2001年07月27日
公開日(公表日): 2003年02月14日
要約:
【要約】【課題】 負荷の断線などの異常状態を確実に検出するとともに高速且つ低消費電力での駆動を可能とする。【解決手段】 指令信号SaがLの時、昇圧回路54とMOSトランジスタ32のゲートとの間が遮断状態となり、定電流回路42が電流Iaを引き込む。この時、トランジスタ37、40がオンしてMOSトランジスタ32がオフとなる。電流Iaはトランジスタ40を介して流れるゲート放電電流のほぼ1/hFE2の大きさとすることができるため、負荷22の断線時において抵抗28での電圧降下が小さくなる。その結果、出力電圧Voが基準電圧Vrよりも高く保持されるので、コンパレータ31は断線状態を示すHの比較信号Scを出力できる。
請求項(抜粋):
電源端子と負荷が接続される出力端子との間に前記負荷に対するハイサイドスイッチとして設けられたNチャネル型の第1のトランジスタと、前記電源端子と前記出力端子との間に接続された電位設定用抵抗と、前記出力端子の電圧を検出しその検出された出力電圧と基準電圧とを比較することにより駆動状態を検出する駆動状態検出回路と、前記第1のトランジスタのゲート・ソース間に接続され、ソース側からゲート側へ通電状態となることによりゲート・ソース間を過電圧から保護する保護回路と、前記第1のトランジスタのゲート・ソース間に接続されたPNP形またはPチャネル型の第2のトランジスタと、前記第1のトランジスタに対するオン指令が与えられた場合に、前記第1のトランジスタのゲートにオン駆動電圧を印加するオン駆動回路と、前記第1のトランジスタに対するオフ指令が与えられた場合に、前記第2のトランジスタに対し、当該第2のトランジスタをオン駆動するのに必要な電流であって且つ当該電流による前記電位設定用抵抗の電圧降下が前記電源端子の電圧と前記基準電圧との差電圧よりも小さくなるような電流を出力する電流供給回路とを備えて構成されていることを特徴とする負荷駆動回路。
IPC (3件):
H03K 17/08
, H03K 17/567
, G05F 1/565
FI (3件):
H03K 17/08 C
, G05F 1/565
, H03K 17/56 D
Fターム (29件):
5H420BB13
, 5H420CC02
, 5H420DD02
, 5H420EA14
, 5H420EA17
, 5H420EA39
, 5H420EB01
, 5H420EB37
, 5H420FF04
, 5H420FF26
, 5H420FF29
, 5J055AX36
, 5J055BX16
, 5J055CX28
, 5J055DX13
, 5J055EX06
, 5J055EY01
, 5J055EY12
, 5J055EY13
, 5J055EY17
, 5J055EY21
, 5J055EZ03
, 5J055EZ04
, 5J055EZ08
, 5J055EZ10
, 5J055EZ54
, 5J055FX19
, 5J055FX38
, 5J055GX01
引用特許:
出願人引用 (2件)
-
負荷状態検出装置
公報種別:公開公報
出願番号:特願平11-131446
出願人:富士電機株式会社
-
負荷検出回路
公報種別:公開公報
出願番号:特願平4-275399
出願人:株式会社三ツ葉電機製作所
前のページに戻る