特許

J-GLOBAL ID：200903091541157841

半導体基板及びその製造方法

発明者： 西田 彰志 ,  野津 和也 ,  佐藤 信彦
出願人/特許権者： キヤノン株式会社
代理人 (2件)： 西山 恵三 ,  内尾 裕一
公報種別：公開公報
出願番号（国際出願番号）：特願2006-029959
公開番号（公開出願番号）：特開2007-214199
出願日： 2006年02月07日
公開日（公表日）： 2007年08月23日
要約：

【課題】 量産性の高い、欠陥の充分少ない高品質なSSOI基板を提供する。【解決手段】 半導体基板の製造方法は、支持基板とは格子定数の異なるヘテロエピタキシャル層、絶縁層、Si層が順に積層された構造を少なくとも含む支持基板に、前記Si層の歪みを変化させるために、前記ヘテロエピタキシャル層の応力を変化させる工程を行なう。【選択図】 図1

請求項（抜粋）：

半導体基板の製造方法であって、 支持基板とは格子定数の異なるヘテロエピタキシャル層、絶縁層、Si層が順に積層された構造を少なくとも含む支持基板に、前記Si層の歪みを変化させるために、前記ヘテロエピタキシャル層の応力を変化させる工程を行なう、ことを特徴とする半導体基板の製造方法。

IPC (3件)：

H01L 21/02 ,  H01L 27/12 ,  H01L 21/20

FI (3件)：

H01L27/12 B ,  H01L21/02 B ,  H01L21/20

Fターム (21件)：

5F152LL02 ,  5F152LN03 ,  5F152LN22 ,  5F152LN23 ,  5F152LP01 ,  5F152LP02 ,  5F152LP09 ,  5F152MM19 ,  5F152NN03 ,  5F152NP02 ,  5F152NP04 ,  5F152NP05 ,  5F152NP06 ,  5F152NP09 ,  5F152NP10 ,  5F152NP13 ,  5F152NP14 ,  5F152NP22 ,  5F152NP23 ,  5F152NP24 ,  5F152NQ03

引用特許：

出願人引用 (3件)

• 歪シリコン電界効果トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平7-238755   出願人：株式会社東芝
• 米国特許第6503773号公報
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-006477   出願人：株式会社東芝